CN217521955U - 一种封装打线设备上使用的工具 - Google Patents
一种封装打线设备上使用的工具 Download PDFInfo
- Publication number
- CN217521955U CN217521955U CN202221264146.3U CN202221264146U CN217521955U CN 217521955 U CN217521955 U CN 217521955U CN 202221264146 U CN202221264146 U CN 202221264146U CN 217521955 U CN217521955 U CN 217521955U
- Authority
- CN
- China
- Prior art keywords
- pin
- frame island
- heating plate
- tool
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
本申请提供一种封装打线设备上使用的工具,所述工具包括:加热板,用于在封装打线时承载并加热框架小岛和第二管脚,所述框架小岛用于贴合待封装芯片,所述第二管脚直接与所述框架小岛连接,其中,所述加热板中用于承载所述框架小岛的区域在所述第二管脚相对一侧的表面与所述加热板的底面呈一定坡度,所述第二管脚受到向下的压力时,所述第二管脚相对一侧的框架小岛表面受到朝向所述加热板的力,使所述框架小岛贴合在所述加热板表面。所述工具在打线工艺中,控制所述框架小岛不晃动,从而避免打线制程不稳定导致的虚焊或弹坑等打线问题。
Description
技术领域
本申请涉及半导体技术领域,尤其涉及一种封装打线设备上使用的工具。
背景技术
小外形晶体管SOT(Small Outline Transistor)是一种表面贴装的封装形式。如图1所示,为一种常规的SOT封装结构示意图。在SOT封装结构中,包括框架小岛10,以及第一管脚11和第二管脚12,其中框架小岛10用于贴合芯片13,第一管脚11包括两个或者两个以上,通过引线14与所述芯片13电连接,所述第二管脚(tie bar)12直接与所述框架小岛连接。
继续参考图2和图3所示,图2为现有技术打线工艺中一种封装打线设备上使用的工具应用时的俯视图示意图;图3为图2所述封装打线设备上使用的工具应用时沿AA方向的截面图。在打线工艺中,芯片13已经贴合在所述框架小岛10表面,所述框架小岛放置在加热板15上,并通过压板16压固所述框架小岛10,附图中17为设置与加热板和压板之间的其他管脚线。由于所述第二管脚12仅有一个,并且位于所述框架小岛10的一侧,因此,所述压板16压固所述框架小岛10时,容易使所述框架小岛10反翘,从而不能稳定贴合在加热板15上,进而导致打线时芯片晃动,引发打线制程不稳定并导致虚焊或弹坑等打线问题。
如无法解决这一问题,在SOT封装时只能选择更加复杂的第二管脚结构对称的打线结构,从而造成制造成本上升。
实用新型内容
本申请提供一种封装打线设备上使用的工具,避免第二管脚结构不对称时,现有工具无法固定框架小岛,从而影响打线质量和可靠性的缺陷。
本申请提供一种封装打线设备上使用的工具,包括:加热板,用于在封装打线时承载并加热框架小岛和第二管脚,所述框架小岛用于贴合待封装芯片,所述第二管脚直接与所述框架小岛连接,其中,所述加热板中用于承载所述框架小岛的区域在所述第二管脚相对一侧的表面与所述加热板的底面呈一定坡度,所述第二管脚受到向下的压力时,所述第二管脚相对一侧的框架小岛表面受到朝向所述加热板的力,使所述框架小岛贴合在所述加热板表面。
在本申请的一些实施例中,所述坡度为1至5度。
在本申请的一些实施例中,所述的工具还包括:第一管脚,设置于所述框架小岛两侧的加热板表面,用于电连接所述待封装芯片。
在本申请的一些实施例中,所述的工具还包括:压板,所述压板为尺寸与所述加热板尺寸适配的框状结构,用于同时压紧所述第一管脚以及第二管脚的外侧。
在本申请的一些实施例中,所述压板一边的内侧包括突出部,所述突出部位置与所述第二管脚的位置对应。
在本申请的一些实施例中,所述压板同时压紧所述第一管脚以及第二管脚的外侧时,所述突出部覆盖所述第二管脚的50%至100%。
在本申请的一些实施例中,所述加热板包括贯穿所述加热板的通孔,所述通孔的位置位于所述承载所述框架小岛的区域。
在本申请的一些实施例中,所述通孔的位置位于所述承载所述框架小岛的区域的中心。
在本申请的一些实施例中,用于承载所述框架小岛的区域面积大于所述框架小岛的面积。
在本申请的一些实施例中,所述第二管脚数量为一个。
本申请所述的一种封装打线设备上使用的工具,在所述加热板用于承载所述框架小岛的区域设置斜坡,也即加热板中用于承载所述框架小岛的区域在所述第二管脚相对一侧的表面与所述加热板的底面呈一定坡度,利用所述斜坡增加的支撑力和受到压力时框架小岛形变带来的压力,从而在所述第二管脚受到向下的压力时,所述第二管脚相对一侧的框架小岛表面受到朝向所述加热板的力,使所述框架小岛贴合在所述加热板表面,在打线工艺中,控制所述框架小岛不晃动,从而避免打线制程不稳定导致的虚焊或弹坑等打线问题。
进一步,本申请的一些实施例中,通过在所述压板一边的内侧设置突出部,所述突出部位置与所述第二管脚的位置对应,增大了所述压板与第二管脚的接触面积,从而使所述压板更好的压紧所述第二管脚,并控制在打线工艺中框架小岛不晃动。
本申请实施例通过上述设计,克服了SOT封装打线制程不稳定的行业难题,极大的提升了该类封装的质量与可靠性。
附图说明
以下附图详细描述了本申请中披露的示例性实施例。其中相同的附图标记在附图的若干视图中表示类似的结构。本领域的一般技术人员将理解这些实施例是非限制性的、示例性的实施例,附图仅用于说明和描述的目的,并不旨在限制本申请的范围,其他方式的实施例也可能同样的完成本申请中的意图。应当理解,附图未按比例绘制。其中:
图1为一种常规的SOT封装结构示意图;
图2为现有技术一种封装打线设备上使用的工具应用时的俯视图示意图;
图3为图2所述封装打线设备上使用的工具应用时沿AA方向的截面图;
图4为本申请实施例所述的封装打线设备上使用的工具应用时的俯视图;
图5为图4所述封装打线设备上使用的工具应用时沿BB方向的截面图;
图6为本申请实施例所述的封装打线设备上使用的工具的加热板的俯视图;
图7为图6中所述加热板沿BB方向的截面图。
具体实施方式
以下描述提供了本申请的特定应用场景和要求,目的是使本领域技术人员能够制造和使用本申请中的内容。对于本领域技术人员来说,对所公开的实施例的各种局部修改是显而易见的,并且在不脱离本申请的精神和范围的情况下,可以将这里定义的一般原理应用于其他实施例和应用。因此,本申请不限于所示的实施例,而是与权利要求一致的最宽范围。
下面结合实施例和附图对本实用新型技术方案进行详细说明。
针对现有技术中SOT封装打线工艺中,压板压固所述框架小岛时,容易使框架小岛反翘,从而不能稳定贴合在加热板上,进而导致打线时芯片晃动,引发打线制程不稳定并导致虚焊或弹坑等打线问题,本申请提供一种打线设备,在打线工艺中使所述框架小岛贴合在所述加热板表面,在打线工艺中,控制所述框架小岛不晃动。
本申请实施例的封装打线结构参考附图4和附图5所示,其中,图4为本申请实施例所述的封装打线设备上使用的工具的俯视图示意图;图5为图4所述封装打线设备上使用的工具沿BB方向的截面图。本申请提供一种封装打线设备上使用的工具,包括:加热板25,用于在封装打线时承载并加热框架小岛20和第二管脚22,所述框架小岛20用于贴合待封装芯片23,所述第二管脚22直接与所述框架小岛20连接,其中,所述加热板25中用于承载所述框架小岛20的区域在所述第二管脚22相对一侧的表面与所述加热板25的底面呈一定坡度,所述第二管脚22受到向下的压力时,所述第二管脚22相对一侧的框架小岛20表面受到朝向所述加热板25的力,使所述框架小岛20贴合在所述加热板25表面。
在本申请的一些实施例中,所述的封装打线设备上使用的工具适用于SOT以及SOD封装中的打线设备,所述的第二管脚22在所述封装模式中处于不对称设置,例如,所述第二管脚22仅有一个,设置在所述框架小岛20的一侧,用于电连接所述框架小岛20。
在本申请的一些实施例中,所述的第二管脚22与所述框架小岛20可以一体化连接。所述框架小岛20以及所述第二管脚22的材料例如为金属铜,也可以是金属钨以及金属银,金属铝等。所述框架小岛用于承载待封装芯片23,并在打线工艺中把加热板25上的温度传导至待封装芯片23,其中,封装打线工艺中所述待封装芯片23已经通过贴合材料贴合在所述框架小岛20的表面,且所述框架小岛20表面为水平面。
在本申请的一些实施例中,所述的加热板25在封装打线工艺中作为承载的基板,用于承载并加热所述框架小岛20以及所述第二管脚22。所述加热板例如为金属板,所述金属板至少可以提供200摄氏度以上的温度环境。
在本申请的一些实施例中,所述的加热板还用于承载第一管脚21,所述第一管脚21设置于所述框架小岛20两侧的加热板25表面,用于电连接所述待封装芯片23。其中,所述第一管脚21的材料与所述框架小岛20以及所述第二管脚22的材料相同,例如为金属铜,也可以是金属钨以及金属银,金属铝等。所述第一管脚21通过打线工艺中形成的连接线24与所述待封装芯片23电连接。
在本申请的一些实施例中,所述第一管脚21封装后做为所述待封装芯片的信号输入输出端口,可以包括两个或者两个以上,所述的连接线24根据封装工艺设计的需要,也可以包括两个或者两个以上。
在本申请的一些实施例中,所述的第一管脚21,第二管脚22以及所述框架小岛20的表面都为平面状态设置在所述加热板表面。需要说明的是,图5中标号27为打线工艺中设置在所述加热板25和压板26之间的其他管线,在附图5中仅示意性的表示。
在本申请的一些实施例中,所述加热板25中用于承载所述框架小岛20的区域在所述第二管脚22相对一侧的表面与所述加热板25的底面呈一定坡度,所述坡度的设置,使所述第二管脚22受到向下的压力时,所述框架小岛在所述坡度面产生的支撑力和受到向下压力时所述框架小岛以及所述第二管脚形变产生的弹性力的共同作用下,使所述第二管脚22相对一侧的框架小岛20表面受到朝向所述加热板25的力,从而使所述框架小岛20贴合在所述加热板25表面,不会发生反翘。参考附图6和附图7所示,所述加热板25中用于承载所述框架小岛20的区域为252,其为加热板25表面自然延伸的一个与所述加热板底面有一定坡度的特定区域,其中图7中虚线即为与所述加热板底面平行的水平线。
在本申请的一些实施例中,所述坡度为1至5度,在一些优选实施例中,所述坡度例如为2度或者3度或者4度。参考附图5所述,加热板25中用于承载所述框架小岛20的区域表面与所述加热板的底面之间存在一个夹角(附图5中虚线即为所述加热板底面平行的水平线),本申请所述坡度即为所述加热板底面与所述加热板25中用于承载所述框架小岛20的区域表面之间的夹角。
在本申请的一些实施例中,加热板25表面用于承载所述框架小岛20的区域面积大于所述框架小岛20的面积。加热板表面用于承载所述框架小岛20的区域面积由所述框架小岛20的面积决定,适配于承载所述框架小岛20并且满足设计余量即可。
在本申请的一些实施例中,所述的工具还包括压板26,所述压板26为尺寸与所述加热板25尺寸适配的框状结构,用于同时压紧所述第一管脚21以及第二管脚22的外侧。在本申请一些实施例中,所述压板26的尺寸等于或者略大于所述加热板25的尺寸。所述压板的框架压在所述加热板的四周,并且同时压紧所述第一管脚21以及第二管脚22的外侧,避免在打线工艺中,所述第一管脚21和第二管脚22由于位置晃动导致打线位置不准确,以及由此产生的导致的虚焊或弹坑等打线问题。本申请实施例所述的第一管脚21以及第二管脚22的外侧指的是所述的第一管脚21以及第二管脚22靠近所述加热板边缘的一侧。
在本申请的一些实施例中,所述压板26一边的内侧包括突出部261,所述突出部261位置与所述第二管脚22的位置对应。所述突出部261的位置由打线工艺中所述第二管脚22的位置来确定。在使用中,调整所述压板26的压合位置和角度,保证所述突出部正好压在所述第二管脚22的部分或者全部区域即可。在本申请的实施例中,所述突出部261与所述压板26为一体化连接。
在本申请的一些实施例中,所述压板26同时压紧所述第一管脚21以及第二管脚22的外侧时,所述突出部261覆盖所述第二管脚22表面面积的50%至100%。所述突出部261的作用在于增加所述压板26在所述第二管脚22上的压合面积,从而更好的压住所述第二管脚,避免在打线工艺中所述框架小岛发生晃动。
继续参考图6和图7,在本申请的一些实施例中,所述加热板25包括贯穿所述加热板的通孔251,所述通孔251的位置位于所述承载所述框架小岛的区域。在本申请的一些实施例中,所述通孔251的位置位于所述承载所述框架小岛的区域的中心。打线工艺中,当所述框架小岛设置在所述加热板上后,所述通孔中产生对所述框架小岛的真空吸力,用于更好的将所述框架小岛贴合在所述加热板表面,更好的避免所述框架小岛在所述加热板表面发生晃动。
本申请实施例通过上述设计,克服了SOT封装打线制程不稳定的行业难题,降低了封装失效的概率,极大的提升了该类封装的质量与可靠性。
综上所述,在阅读本申请内容之后,本领域技术人员可以明白,前述申请内容可以仅以示例的方式呈现,并且可以不是限制性的。尽管这里没有明确说明,本领域技术人员可以理解本申请意图囊括对实施例的各种合理改变,改进和修改。这些改变,改进和修改都在本申请的示例性实施例的精神和范围内。
应当理解,本实施例使用的术语“和/或”包括相关联的列出项目中的一个或多个的任意或全部组合。应当理解,当一个元件被称作“连接”或“耦接”至另一个元件时,其可以直接地连接或耦接至另一个元件,或者也可以存在中间元件。
还应当理解,术语“包含”、“包含着”、“包括”或者“包括着”,在本申请文件中使用时,指明存在所记载的特征、整体、步骤、操作、元件和/或组件,但并不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组。
还应当理解,尽管术语第一、第二、第三等可以在此用于描述各种元件,但是这些元件不应当被这些术语所限制。这些术语仅用于将一个元件与另一个元件区分开。因此,在没有脱离本申请的教导的情况下,在一些实施例中的第一元件在其他实施例中可以被称为第二元件。相同的参考标号或相同的参考标记符在整个说明书中表示相同的元件。
此外,本申请说明书通过参考理想化的示例性截面图和/或平面图和/或立体图来描述示例性实施例。因此,由于例如制造技术和/或容差导致的与图示的形状的不同是可预见的。因此,不应当将示例性实施例解释为限于在此所示出的区域的形状,而是应当包括由例如制造所导致的形状中的偏差。因此,在图中示出的区域实质上是示意性的,其形状不是为了示出器件的区域的实际形状也不是为了限制示例性实施例的范围。
Claims (10)
1.一种封装打线设备上使用的工具,其特征在于,包括:
加热板,用于在封装打线时承载并加热框架小岛和第二管脚,所述框架小岛用于贴合待封装芯片,所述第二管脚直接与所述框架小岛连接,
其中,所述加热板中用于承载所述框架小岛的区域在所述第二管脚相对一侧的表面与所述加热板的底面呈一定坡度,所述第二管脚受到向下的压力时,所述第二管脚相对一侧的框架小岛表面受到朝向所述加热板的力,使所述框架小岛贴合在所述加热板表面。
2.如权利要求1所述的工具,其特征在于,所述坡度为1至5度。
3.如权利要求1所述的工具,其特征在于,所述加热板还承载第一管脚,所述第一管脚设置于所述框架小岛两侧的加热板表面,用于电连接所述待封装芯片。
4.如权利要求3所述的工具,其特征在于,还包括:压板,所述压板为尺寸与所述加热板尺寸适配的框状结构,用于同时压紧所述第一管脚以及第二管脚的外侧。
5.如权利要求4所述的工具,其特征在于,所述压板一边的内侧包括突出部,所述突出部位置与所述第二管脚的位置对应。
6.如权利要求5所述的工具,其特征在于,所述压板同时压紧所述第一管脚以及第二管脚的外侧时,所述突出部覆盖所述第二管脚的50%至100%。
7.如权利要求6所述的工具,其特征在于,所述加热板包括贯穿所述加热板的通孔,所述通孔的位置位于所述承载所述框架小岛的区域。
8.如权利要求7所述的工具,其特征在于,所述通孔的位置位于所述承载所述框架小岛的区域的中心。
9.如权利要求1所述的工具,其特征在于,用于承载所述框架小岛的区域面积大于所述框架小岛的面积。
10.如权利要求1所述的工具,其特征在于,所述第二管脚数量为一个。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202221264146.3U CN217521955U (zh) | 2022-05-13 | 2022-05-13 | 一种封装打线设备上使用的工具 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202221264146.3U CN217521955U (zh) | 2022-05-13 | 2022-05-13 | 一种封装打线设备上使用的工具 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN217521955U true CN217521955U (zh) | 2022-09-30 |
Family
ID=83389244
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202221264146.3U Active CN217521955U (zh) | 2022-05-13 | 2022-05-13 | 一种封装打线设备上使用的工具 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN217521955U (zh) |
-
2022
- 2022-05-13 CN CN202221264146.3U patent/CN217521955U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3576727B2 (ja) | 表面実装型パッケージ | |
JP2001024145A (ja) | 半導体装置及びその製造方法 | |
US20050280018A1 (en) | Light-emitting diode | |
US6031724A (en) | IC card and method of manufacturing the same | |
US8695207B2 (en) | Method for manufacturing an electronic device | |
TW541632B (en) | Semiconductor device and manufacturing method thereof, circuit board and electronic equipment | |
TW381326B (en) | Semiconductor device and lead frame therefor | |
CN217521955U (zh) | 一种封装打线设备上使用的工具 | |
US7141872B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
JPH0636852A (ja) | プリント配線板への端子の接続法 | |
CN112201632A (zh) | 一种半导体器件封装结构及半导体器件封装方法 | |
JPH11317427A (ja) | 集積回路部品のパッドの接続方法 | |
CN212084994U (zh) | 一种并联封装的器件组 | |
US20070159341A1 (en) | Packaging structure for radio frequency identification devices | |
CN112530929A (zh) | 电子组件及其制作方法、摄像头和电子装置 | |
KR100769204B1 (ko) | 반도체 패키지 및 그 제조방법 | |
JPH0777255B2 (ja) | ピングリッドアレイおよび半導体素子塔載方法 | |
JP2000124578A (ja) | ハイブリッドモジュール及びその製造方法 | |
JPH11340350A (ja) | 電子装置用容器およびその封止方法 | |
EP1317001A1 (en) | A semiconductor device | |
CN113764292B (zh) | 半导体装置及其制造方法 | |
KR101631293B1 (ko) | 집적회로 칩의 기판 본딩 방법 | |
CN105977171B (zh) | 半导体装置 | |
JPH088138Y2 (ja) | 半導体の実装構造 | |
JPH04267361A (ja) | リードレスチップキャリア |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |