CN217086528U - 一种半导体器件 - Google Patents
一种半导体器件 Download PDFInfo
- Publication number
- CN217086528U CN217086528U CN202220267869.2U CN202220267869U CN217086528U CN 217086528 U CN217086528 U CN 217086528U CN 202220267869 U CN202220267869 U CN 202220267869U CN 217086528 U CN217086528 U CN 217086528U
- Authority
- CN
- China
- Prior art keywords
- passivation layer
- layer
- semiconductor device
- passivation
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
公开了一种半导体器件，所述半导体器件包括：器件层；位于所述器件层上的金属层，所述金属层中具有凹槽，所述凹槽贯穿所述金属层并暴露出所述器件层的表面；位于所述金属层上的钝化层，所述钝化层覆盖所述金属层的表面，所述凹槽的侧壁及所述凹槽的底部的器件层的表面；其中，所述钝化层包括通过亚常压化学气相淀积形成的第一钝化层，所述钝化层还包括位于所述第一钝化层上的第二钝化层以及第三钝化层；所述第一钝化层、第二钝化层以及第三钝化层从下到上依次层叠设置。本实用新型的半导体器件在所述金属层的表面增加一层第一钝化层，所述第一钝化层通过亚常压化学气相淀积工艺形成，其沉积速率慢，故而所述第一钝化层具有良好的台阶覆盖性。
Description
技术领域
本实用新型涉及半导体技术领域，特别涉及一种半导体器件。
背景技术
在传统的半导体器件，例如绝缘栅双极型晶体管(IGBT)、集成电路(IC)、微机电系统(MEMS)等器件制造中，钝化层覆盖于半导体器件的金属层上。钝化层作为保护层，可以有效保护半导体器件的金属层以及金属层下方的器件层，使其免于水汽、灰尘、可移动金属离子(例如NA+，K+)等的影响，以及外界的机械损伤，从而提高器件的可靠性。
在传统的半导体器件制造中，钝化层为由SiH4基的等离子体增强化学气相沉积(PECVD)形成的氧化硅。由于金属层的厚度过厚，导致半导体器件张应力大，由等离子体增强化学气相沉积(PECVD)形成的钝化层的台阶覆盖性差，在台阶拐角处，钝化层容易由应力不匹配及覆盖性差的原因发生裂纹，导致漏电，无法满足器件的可靠性测试需求。
实用新型内容
鉴于上述问题，本实用新型的目的在于提供一种半导体器件，在所述金属层的表面增加一层第一钝化层，所述第一钝化层通过亚常压化学气相淀积工艺形成，其沉积速率慢，故而所述第一钝化层具有良好的台阶覆盖性。
本实用新型提供一种半导体器件，所述半导体器件包括：
器件层；
位于所述器件层上的金属层，所述金属层中具有凹槽，所述凹槽贯穿所述金属层并暴露出所述器件层的表面；
位于所述金属层上的钝化层，所述钝化层覆盖所述金属层的表面，所述凹槽的侧壁及所述凹槽的底部的器件层的表面；
其中，所述钝化层包括通过亚常压化学气相淀积形成的第一钝化层，所述钝化层还包括位于所述第一钝化层上的第二钝化层以及第三钝化层；所述第一钝化层、第二钝化层以及第三钝化层从下到上依次层叠设置。
优选地，所述第一钝化层为不掺杂的氧化硅膜层。
优选地，所述第一钝化层的厚度为300埃～4000埃。
优选地，所述第二钝化层为氧化硅膜层。
优选地，所述第二钝化层的厚度为1000埃～5000埃。
优选地，所述第三钝化层为氮化硅膜层。
优选地，所述第三钝化层的厚度为5000埃～10000埃。
本实用新型实施例中，由于形成所述第一钝化层的反应材料(正硅酸四乙酯)为液态，且所述第一钝化层通过亚常压化学气相淀积(SACVD)工艺形成，其沉积速率慢，故而所述第一钝化层具有良好的台阶覆盖性。
本实用新型实施例中，通过调整所述第三钝化层的应力，优化整个钝化层的各膜层结构之间的应力匹配，从而杜绝钝化层在台阶拐角处产生裂纹，进而避免漏电现象的发生。
附图说明
通过以下参照附图对本实用新型实施例的描述，本实用新型的上述以及其他目的、特征和优点将更为清楚，在附图中：
图1示出了传统的半导体器件的结构示意图；
图2示出了本实用新型实施例的半导体器件的结构示意图；
图3示出了本实用新型实施例的半导体器件的制备方法的流程图。
具体实施方式
以下将参照附图更详细地描述本实用新型。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，可能未示出某些公知的部分。
本实用新型可以各种形式呈现，以下将描述其中一些示例。
图1示出了传统的半导体器件的结构示意图；如图1所示，所述半导体器件100包括器件层110、位于所述器件层110上的金属层120以及位于所述金属层120上的钝化层130。其中，所述金属层120中具有一个或者多个凹槽121，所述凹槽121贯穿所述金属层120，即所述凹槽121的槽底面为所述器件层110，所述凹槽121的槽顶面为所述金属层120的表面，所述凹槽将所述金属层120分隔成至少两个互相分隔的部分，所述金属层120的表面、所述凹槽121的侧壁与所述凹槽中的器件层110的表面形成台阶。所述钝化层130覆盖所述金属层120的表面、所述凹槽121的侧壁以及所述凹槽的121槽底面的器件层110。
其中，所述钝化层130包括层叠设置的氧化硅膜层131以及氮化硅膜层132，所述氧化硅膜层131以及氮化硅膜层132例如通过等离子体增强化学气相沉积(PECVD)工艺形成。通过等离子体增强化学气相沉积(PECVD)工艺形成的所述钝化层130对所述台阶的覆盖性差，在所述台阶的拐角处(如图1中椭圆圈出的部分所示)，钝化层130容易由应力不匹配及覆盖性差的原因发生裂纹，导致漏电，无法满足器件的可靠性测试需求。
图2示出了本实用新型实施例的半导体器件的结构示意图；如图2所示，所述半导体器件200包括器件层210、位于所述器件层210上的金属层220以及位于所述金属层220上的钝化层230。
所述器件层210例如为绝缘栅双极型晶体管(IGBT)、集成电路(IC)、微机电系统(MEMS)等器件的半导体结构层，用于实现器件功能。
所述金属层220例如为半导体器件200的金属电极或金属布线。所述金属层220中具有一个或者多个凹槽221，所述凹槽221贯穿所述金属层220，以形成图形化的金属层220，将所述金属层220分隔成至少两个互相分隔的部分。所述凹槽221的槽底面为所述器件层210的表面，所述凹槽221的槽顶面为所述金属层220的表面，所述金属层220的表面、所述凹槽221的侧壁与所述凹槽的底部的器件层210的表面形成台阶。
所述钝化层230覆盖所述金属层220的表面、所述凹槽221的侧壁以及所述凹槽的221的底部的器件层210。所述钝化层230包括从下至上依次层叠设置的第一钝化层231、第二钝化层232以及第三钝化层233。其中，所述第一钝化层231为不掺杂的氧化硅膜层，所述第二钝化层232为氧化硅膜层，所述第三钝化层233为氮化硅膜层，其中，所述第一钝化层231覆盖所述金属层220的表面以及所述凹槽221的侧壁以及底面；所述第二钝化层232覆盖所述第一钝化层231的表面；所述第三钝化层233覆盖所述第二钝化层232的表面。
所述第一钝化层231(不掺杂的氧化硅膜层)通过亚常压化学气相淀积(SACVD)工艺形成，形成所述第一钝化层231的反应材料为正硅酸四乙酯。
本实用新型实施例中，由于形成所述第一钝化层231的反应材料(正硅酸四乙酯)为液态，且所述第一钝化层231通过亚常压化学气相淀积(SACVD)工艺形成，其沉积速率慢，故而所述第一钝化层231具有良好的台阶覆盖性。
在一个具体的实施例中，所述第一钝化层231的厚度为300埃～4000埃。
所述第二钝化层232(氧化硅膜层)通过等离子体化学气相淀积(PECVD)工艺形成，形成所述第二钝化层232的反应材料例如为硅烷。
在一个具体的实施例中，所述第二钝化层232的厚度为1000埃～5000埃。
所述第三钝化层233(氮化硅膜层)通过等离子体化学气相淀积(PECVD)工艺形成，形成所述第三钝化层233的反应材料例如为硅烷。
在一个具体的实施例中，所述第三钝化层233的厚度为5000埃～10000埃，所述第三钝化层233的应力范围为-200Mpa～-300Mpa。
本实用新型实施例中，通过调整所述第三钝化层的应力，优化整个钝化层的各膜层结构之间的应力匹配，从而杜绝钝化层在台阶拐角处产生裂纹，进而避免漏电现象的发生。
图3示出了本实用新型实施例的半导体器件的制备方法的流程图，如图3所示，所述方法包括：
S10：形成器件层210，并且在所述器件层210的表面形成具有凹槽221的金属层220。
本实施例中，所述器件层210例如为绝缘栅双极型晶体管(IGBT)、集成电路(IC)、微机电系统(MEMS)等器件的半导体结构层，用于实现器件功能。
在所述器件层210的表面例如通过物理气相淀积(PVD)形成所述金属层220。在所述金属层220的表面形成抗蚀剂层，采用光刻工艺图案化抗蚀剂层以形成具有开口的抗蚀剂掩模，以及经由抗蚀剂掩模的开口刻蚀所述金属层220，以形成所述凹槽221。
S20：在所述金属层220的表面形成第一钝化层231。
该步骤中，例如通过亚常压化学气相淀积(SACVD)工艺形成在所述金属层220的表面形成所述第一钝化层231，其中，形成所述第一钝化层231的反应材料为正硅酸四乙酯。所述第一钝化层231覆盖所述金属层220的表面以及所述凹槽221的侧壁以及底面。
在一个具体的实施例中，所述第一钝化层231为不掺杂的氧化硅膜层，厚度为300埃～4000埃。
S30：在所述第一钝化层231的表面形成第二钝化层232。
该步骤中，例如通过等离子体化学气相淀积(PECVD)工艺形成所述第二钝化层232，形成所述第二钝化层232的反应材料例如为硅烷。所述第二钝化层232覆盖所述第一钝化层231的表面。
在一个具体的实施例中，所述第二钝化层232为氧化硅膜层，厚度为1000埃～5000埃。
S40：在所述第二钝化层232的表面形成第三钝化层233。
该步骤中，例如通过等离子体化学气相淀积(PECVD)工艺形成所述第三钝化层233，形成所述第三钝化层233的反应材料例如为硅烷。所述第三钝化层233覆盖所述第二钝化层232的表面。
在一个具体的实施例中，所述第三钝化层233为氮化硅膜层，厚度为5000埃～10000埃，所述第三钝化层233的应力范围为-200Mpa～-300Mpa。
本实用新型实施例中，由于形成所述第一钝化层的反应材料(正硅酸四乙酯)为液态，且所述第一钝化层通过亚常压化学气相淀积(SACVD)工艺形成，其沉积速率慢，故而所述第一钝化层具有良好的台阶覆盖性。
本实用新型实施例中，通过调整所述第三钝化层的应力，优化整个钝化层的各膜层结构之间的应力匹配，从而杜绝钝化层在台阶拐角处产生裂纹，进而避免漏电现象的发生。
依照本实用新型的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该实用新型仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本实用新型的原理和实际应用，从而使所属技术领域技术人员能很好地利用本实用新型以及在本实用新型基础上的修改使用。本实用新型仅受权利要求书及其全部范围和等效物的限制。
Claims (7)
1.一种半导体器件，其特征在于，所述半导体器件包括：
器件层；
位于所述器件层上的金属层，所述金属层中具有凹槽，所述凹槽贯穿所述金属层并暴露出所述器件层的表面；
位于所述金属层上的钝化层，所述钝化层覆盖所述金属层的表面，所述凹槽的侧壁及所述凹槽的底部的器件层的表面；
其中，所述钝化层包括通过亚常压化学气相淀积形成的第一钝化层，所述钝化层还包括位于所述第一钝化层上的第二钝化层以及第三钝化层；所述第一钝化层、第二钝化层以及第三钝化层从下到上依次层叠设置。
2.根据权利要求1所述的半导体器件，其特征在于，所述第一钝化层为不掺杂的氧化硅膜层。
3.根据权利要求1所述的半导体器件，其特征在于，所述第一钝化层的厚度为300埃～4000埃。
4.根据权利要求1所述的半导体器件，其特征在于，所述第二钝化层为氧化硅膜层。
5.根据权利要求1所述的半导体器件，其特征在于，所述第二钝化层的厚度为1000埃～5000埃。
6.根据权利要求1所述的半导体器件，其特征在于，所述第三钝化层为氮化硅膜层。
7.根据权利要求1所述的半导体器件，其特征在于，所述第三钝化层的厚度为5000埃～10000埃。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202220267869.2U CN217086528U (zh) | 2022-02-10 | 2022-02-10 | 一种半导体器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202220267869.2U CN217086528U (zh) | 2022-02-10 | 2022-02-10 | 一种半导体器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN217086528U true CN217086528U (zh) | 2022-07-29 |
Family
ID=82544259
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202220267869.2U Active CN217086528U (zh) | 2022-02-10 | 2022-02-10 | 一种半导体器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN217086528U (zh) |
-
2022
- 2022-02-10 CN CN202220267869.2U patent/CN217086528U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11183421B2 (en) | Interconnection structure of metal lines, method of fabricating the same and semiconductor device | |
| JP4347637B2 (ja) | トレンチ側壁のバッファー層を使用して半導体装置用金属配線を形成する方法及びそれにより製造された装置 | |
| KR20110102872A (ko) | 다중 깊이 ｓｔｉ 방법 | |
| CN103426749B (zh) | 开口的形成方法和堆叠结构 | |
| US20110180922A1 (en) | Semiconductor chip, seal-ring structure and manufacturing process thereof | |
| CN109920772B (zh) | 封装结构及其形成方法 | |
| CN217086528U (zh) | 一种半导体器件 | |
| US10043824B2 (en) | Semiconductor device including a vacuum gap and method for manufacturing the same | |
| US20160181197A1 (en) | Reliable passivation layers for semiconductor devices | |
| CN106229296A (zh) | 阵列基板中金属层的形成方法以及tft阵列基板 | |
| CN110970313B (zh) | 焊垫结构及半导体结构的制备方法 | |
| CN110911283A (zh) | 绝缘体上硅的晶体管制作方法 | |
| CN105575916A (zh) | 一种半导体器件及其制造方法、电子装置 | |
| KR100639000B1 (ko) | 금속-절연체-금속 커패시터의 제조방법 | |
| US11973046B2 (en) | Semiconductor structure and method for preparing the same | |
| US9349635B2 (en) | Integrated circuits and methods of forming the same with multi-level electrical connection | |
| KR20010065692A (ko) | 반도체 소자의 퓨즈 박스 제조방법 | |
| JP6937724B2 (ja) | 半導体装置およびその製造方法 | |
| US10573553B2 (en) | Semiconductor product and fabrication process | |
| KR100835463B1 (ko) | 반도체소자의 금속배선 형성방법 | |
| CN114093813A (zh) | 一种用于半导体器件的接触孔的制作方法 | |
| JPS607145A (ja) | 半導体装置 | |
| KR100979245B1 (ko) | 반도체 소자의 제조방법 | |
| KR100632039B1 (ko) | 트랜지스터 제조 방법 | |
| CN115995448A (zh) | 一种反熔丝单元结构及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |