CN216849934U - 一种全桥功率器件的封装结构 - Google Patents
一种全桥功率器件的封装结构 Download PDFInfo
- Publication number
- CN216849934U CN216849934U CN202220375463.6U CN202220375463U CN216849934U CN 216849934 U CN216849934 U CN 216849934U CN 202220375463 U CN202220375463 U CN 202220375463U CN 216849934 U CN216849934 U CN 216849934U
- Authority
- CN
- China
- Prior art keywords
- transistors
- transistor group
- transistor
- full
- power device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Inverter Devices (AREA)
Abstract
本实用新型实施例公开了一种全桥功率器件的封装结构。该结构包括引线框架，引线框架包括m个基岛，m个基岛沿第一方向依次排列；m个晶体管，每一晶体管与一基岛对应，且每一晶体管设置于其对应的基岛表面；晶体管包括第一晶体管组和第二晶体管组，第一晶体管组包括m/2个晶体管；第二晶体管组包括m/2个晶体管；第一晶体管组中的m/2个晶体管的漏极串联电连接；第一晶体管组中的m/2个晶体管的源极分别与第二晶体管组中的m/2个晶体管的漏极一一对应电连接；第二晶体管组中的m/2个晶体管的漏极作为信号输出端；m为大于或等于2的偶数。本实用新型实施例减小应用全桥功率器件的印刷电路板占用面积，提高散热效果和产品一致性。
Description
技术领域
本实用新型实施例涉及半导体技术领域，尤其涉及一种全桥功率器件的封装结构。
背景技术
目前市场上直流12V三相泵类电机控制板均需要使用多个金属-氧化物半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET)器件作为三相工作电压的驱动控制电路，产生泵和电机工作的三相工作电压。
现有技术一般采用3pcs MOSFET半桥器件设计组合焊接在印刷电路板上组成全桥功率控制方案；但是，这种方案导致印刷电路板占用面积大，散热差；印刷电路板排线布局设计复杂，器件一致性差。
实用新型内容
本实用新型提供一种全桥功率器件的封装结构，以减小印刷电路板占用面积，提高散热效果，降低印刷电路板排线布局设计难度，提高器件一致性。
本实用新型实施例提供了一种全桥功率器件的封装结构，该封装结构包括：
引线框架，所述引线框架包括m个基岛，m个所述基岛沿第一方向依次排列；
m个晶体管，每一晶体管与一基岛对应，且每一晶体管设置于其对应的基岛表面；
所述晶体管包括第一晶体管组和第二晶体管组，所述第一晶体管组包括m/2个晶体管；所述第二晶体管组包括m/2个晶体管；
所述第一晶体管组中的m/2个晶体管的漏极串联电连接；
所述第一晶体管组中的m/2个晶体管的源极分别与所述第二晶体管组中的m/2个晶体管的漏极一一对应电连接；
所述第二晶体管组中的m/2个晶体管的漏极作为信号输出端；其中，m为大于或等于2的偶数。
可选地，所述m的取值为6。
可选地，所述第二晶体管组中的m/2个晶体管不相邻。
可选地，全桥功率器件的封装结构还包括：
m个绝缘设置的栅极连接电极，m个所述栅极连接电极与m个所述晶体管的栅极一一对应电连接；
m个所述栅极连接电极设置于所述引线框架的第一区域，其中，所述第一区域沿第二方向位于所述基岛的一侧，所述第二方向与所述第一方向相互垂直。
可选地，全桥功率器件的封装结构还包括：m/2个源极连接电极，m/2个所述源极连接电极与所述第二晶体管组中的晶体管的源极一一对应电连接；
m/2个所述源极连接电极设置于所述引线框架的第二区域，其中，所述第一区域与所述第二区域沿第二方向位于基岛的两侧。
可选地，全桥功率器件的封装结构还包括：
m/2个漏极连接电极，所述m/2个所述漏极连接电极与所述第一晶体管组中晶体管的漏极一一对应电连接；
m/2个所述漏极连接电极设置于所述引线框架的第二区域。
可选地，全桥功率器件的封装结构还包括：m/2个输出电极，所述输出电极与所述第二晶体管组中晶体管的漏极一一对应电连接；
m/2个所述输出电极设置于所述引线框架的第一区域。
可选地，全桥功率器件的封装结构还包括连接片，所述栅极连接电极与所述第一晶体管组中晶体管的栅极和所述第二晶体管组中晶体管的栅极之间通过连接片电连接；所述源极连接电极与所述第二晶体管组中晶体管的源极之间通过连接片电连接；所述输出电极与所述第一晶体管组中晶体管的源极之间通过连接片电连接。
可选地，所述连接片包括下述中的至少一种：焊接金线、焊接铜线、焊接铝带以及焊接铜片。
可选地，全桥功率器件的封装结构还包括环氧塑封层，所述环氧塑封层用于塑封所述引线框架和所述晶体管。
本实施例的技术方案通过将多个晶体管集成在一个引线框架上，实现了将全桥功率器件的电路集成在一个引线框架上，在应用全桥功率器件时，无需再将多个晶体管焊接在印刷电路板上，只需要将全桥功率器件的封装结构焊接在印刷电路板上即可，减小了应用全桥功率器件的印刷电路板的体积，并且使得全桥功率器件的印刷电路走线更加方便。将多个晶体管集成在同一个引线框架单元，便于快速散热，降低器件结温。多个晶体管高度集成在一起，产品一致性好。采用DFN封装具有直接散热通道，用于释放封装内的热量，可以提高全桥功率器件的封装结构的散热效果，从而提高全桥功率器件的印刷电路板的散热效果。本实施例的技术方案解决了现有技术将多个晶体管焊接在印刷电路板上，导致印刷电路板占用面积大，散热差；印刷电路板排线布局设计复杂，器件一致性差的问题，达到减小应用全桥功率器件的印刷电路板的占用面积，提高散热效果，降低排线布局设计复杂度，提高器件一致性。
附图说明
图1是本实用新型实施例提供的一种全桥功率器件的封装结构的示意图；
图2是本实用新型实施例提供的图1对应的全桥功率器件的电路结构示意图；
图3是本实用新型实施例提供的另一种全桥功率器件的封装结构的示意图；
图4是本实用新型实施例提供的另一种全桥功率器件的封装结构的示意图。
具体实施方式
下面结合附图和实施例对本实用新型作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本实用新型，而非对本实用新型的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本实用新型相关的部分而非全部结构。
图1是本实用新型实施提供的一种全桥功率器件的封装结构的示意图，参考图1，全桥功率器件的封装结构包括：引线框架100，引线框架100包括m个基岛101，m个基岛101沿第一方向1依次排列；m个晶体管102，每一晶体管102与一基岛101对应，且每一晶体管102设置于其对应的基岛101表面；晶体管102包括第一晶体管组200和第二晶体管组300，第一晶体管组200包括m/2个晶体管102；第二晶体管组300包括m/2个晶体管102；第一晶体管组200中的m/2个晶体管102的漏极串联电连接；第一晶体管组200中的m/2个晶体管102的源极1022分别与第二晶体管组300中的m/2个晶体管102的漏极一一对应电连接；第二晶体管组300中的m/2个晶体管102的漏极作为信号输出端；其中，m为大于或等于2的偶数。
具体的，第一晶体管组200的3个晶体管102的漏极串联电连接，以便第一晶体管组200的3个晶体管102的漏极与外部连接，例如可以与交流电源信号输入端或直流信号输入端连接。
第一晶体管组200的3个晶体管102的漏极位于晶体管邻近基岛101的表面，第一晶体管组200的3个晶体管102的源极1022和栅极1021位于晶体管远离基岛101的表面。第二晶体管组300的3个晶体管102的漏极位于晶体管邻近基岛101的表面，第二晶体管组300的3个晶体管102的源极1022和栅极1021位于晶体管远离基岛101的表面。第二晶体管组300的3个晶体管102的漏极与对应基岛101的表面接触，基岛101可以导电时，则第一晶体管组200的3个晶体管102的源极1022与对应的基岛101连接，即可实现第一晶体管组200中的3个晶体管102的源极1022分别与第二晶体管组300中的3个晶体管102的漏极一一对应电连接。
第二晶体管组300中的3个晶体管102的漏极作为信号输出端，例如可以为直流电源信号输出端或者交流电源信号输出端，即第一晶体管组200的3个晶体管102和第二晶体管组300的3个晶体管102将第一晶体管组200的3个晶体管102的漏极交流电源信号转换为直流电源信号输出或者将直流电源信号转换为交流电源信号输出，从而实现电源信号的转换。
具体的，全桥功率器件一般包括上桥电路和下桥电路，上桥电路和下桥电路分别对应于第一晶体管组和第二晶体管组，上桥电路包括m/2个上桥臂电路，下桥电路包括m/2个下桥臂电路，m的取值范围包括大于或等于2的偶数。
示例性的，图1和图2中的m取值可以为6。图2是本实用新型实施例提供的图1对应的全桥功率器件的电路结构示意图，参见图2，全桥功率器件包括上桥臂电路和下桥臂电路。上桥臂电路包括第一晶体管Q1、第二晶体管Q2和第三晶体管Q3，第一晶体管Q1、第二晶体管Q2和第三晶体管Q3构成第一晶体管组件200；下桥臂电路包括第四晶体管Q4、第五晶体管Q5和第六晶体管Q6，第四晶体管Q4、第五晶体管Q5和第六晶体管Q6构成第二晶体管组300。第一晶体管Q1的栅极G1、第二晶体管Q2的栅极G2、第三晶体管Q3的栅极G3、第四晶体管Q4的栅极G4、第五晶体管Q5的栅极G5和第六晶体管Q6的栅极G6用于连接控制信号；第一晶体管Q1的漏极D1、第二晶体管Q2的漏极D2和第三晶体管Q3的漏极D3串联电连接，并连接电源VCC，作为交流信号输入端，或者也可以作为直流信号输入端；第一晶体管Q1的源极S1、第二晶体管Q2的源极S2和第三晶体管Q3的源极S3与第四晶体管Q4的漏极D4、第五晶体管Q5的漏极D5和第六晶体管Q6的漏极D6一一对应电连接，并且第四晶体管Q4的漏极D4、第五晶体管Q5的漏极D5和第六晶体管Q6的漏极D6为三个信号输出端，图中A、B和C表示三个信号输出端；第四晶体管Q4的源极S4、第五晶体管Q5的源极S5和第六晶体管Q6的源极S6接地。需要说明的是图2只示出了全桥功率器件的电路结构的一种情况，并不进行限定。
此外，全桥功率器件的封装形式为双边扁平无引脚封装(Double Flat No-lead，DFN)，DFN封装是一种最新的电子封装工艺，采用了先进的双边或方形扁平无铅封装。DFN封装具有多功能性，可以让一个或多个半导体器件在无铅封装内连接。
本实施例的技术方案通过将多个晶体管集成在一个引线框架上，实现了将全桥功率器件的电路集成在一个引线框架上，在应用全桥功率器件时，无需再将多个晶体管焊接在印刷电路板上，只需要将全桥功率器件的封装结构焊接在印刷电路板上即可，减小了应用全桥功率器件的印刷电路板的体积，并且使得全桥功率器件的印刷电路走线更加方便。将多个晶体管集成在同一个引线框架单元，便于快速散热，降低器件结温。多个晶体管高度集成在一起，产品一致性好。采用DFN封装具有直接散热通道，用于释放封装内的热量，可以提高全桥功率器件的封装结构的散热效果，从而提高全桥功率器件的印刷电路板的散热效果。本实施例的技术方案解决了现有技术将多个晶体管焊接在印刷电路板上，导致印刷电路板占用面积大，散热差；印刷电路板排线布局设计复杂，器件一致性差的问题，达到减小应用全桥功率器件的印刷电路板的占用面积，提高散热效果，降低排线布局设计复杂度，提高器件一致性。
继续参考图1，可选地，m的取值为6。
具体的，图1示出了采用DFN封装形式内部集成6个晶体管102组成全桥功率器件。全桥功率器件的第一晶体管组200包括3个晶体管102，第二晶体管组300包括3个晶体管102；第二晶体管组300中的3个晶体管102的漏极可以输出三路电源信号，即可以输出三相电信号，可以满足三相电机的使用需求。
继续参考图1，可选地，第二晶体管组300中的m/2个晶体管102不相邻。
具体的，第一晶体管组200包括3个晶体管102，分别为第一晶体管Q1、第二晶体管Q2和第三晶体管Q3；第二晶体管组300包括3个晶体管102；分别为第四晶体管Q4、第五晶体管Q5和第六晶体管Q6；第二晶体管组300中的3个晶体管102不相邻具体是指第四晶体管Q4与第五晶体管Q5之间隔着第一晶体管Q1和第二晶体管Q2，第五晶体管Q5和第六晶体管Q6之间隔着第三晶体管Q3。即沿第一方向1依次排列的晶体管102依次为第四晶体管Q4、第一晶体管Q1、第二晶体管Q2、第五晶体管Q5、第三晶体管Q3和第六晶体管Q6。需要说明的是晶体管102的具体位置可以根据实际需要进行调整，本实用新型实施例对此并不进行限定。
继续参考图1，可选地，全桥功率器件的封装结构还包括：m个绝缘设置的栅极连接电极401，m个栅极连接电极401与m个晶体管102的栅极1021一一对应电连接；m个栅极连接电极401设置于引线框架100的第一区域，其中，所述第一区域沿第二方向2位于所述基岛101的一侧，第二方向2与第一方向1相互垂直。
具体的，m个栅极连接电极401与m个晶体管102的栅极1021一一对应电连接，从而可以将m个晶体管102的栅极1021引出，便于m个晶体管102的栅极1021与其它器件进行电连接。
继续参考图1，可选地，全桥功率器件的封装结构还包括：m/2个源极连接电极402，m/2个源极连接电极402与第二晶体管组300中的晶体管102的源极1022一一对应电连接；m/2个源极连接电极402设置于引线框架100的第二区域，其中，第一区域与第二区域沿第二方向2位于基岛101的两侧。
具体的，全桥功率器件的封装结构的引线框架100上还设置有m/2个源极连接电极402，m/2个源极连接电极402与第二晶体管组300中的晶体管102的源极1022一一对应电连接，从而可以将第二晶体管组300中的晶体管102的源极1022引出，便于与其它器件连接，或者第二晶体管组300中的晶体管102的源极1022接地。
需要说明的是每一源极连接电极包括两个聚合在一起的源极连接电极引脚。
继续参考图1，可选地，全桥功率器件的封装结构还包括：m/2个漏极连接电极403，m/2个漏极连接电极403与第一晶体管组200中晶体管102的漏极一一对应电连接；m/2个漏极连接电极403设置于引线框架100的第二区域。
具体的，m/2个漏极连接电极403与第一晶体管组200中晶体管102的漏极一一对应电连接，从而可以将m/2个晶体管102的漏极引出，便于m/2个晶体管102的漏极与外部供电电源进行连接。漏极连接电极403与第一晶体管组200中晶体管102对应的基岛101一体成型，从而简化了制备工艺，使得第一晶体管组200中晶体管102的漏极与对应的基岛101一一对应电连接即可，无需设置连接线。
需要说明的是每一漏极连接电极包括两个聚合在一起的漏极连接电极引脚。
继续参考图1，可选地，全桥功率器件的封装结构还包括：m/2个输出电极404，输出电极404与第二晶体管组300中晶体管102的漏极一一对应电连接；m/2个输出电极404设置于引线框架100的第一区域。
具体的，输出电极404与第二晶体管组300中晶体管102的漏极一一对应电连接，从而使得第二晶体管组300中晶体管102的漏极输出的信号可以通过输出电极404输出到其它设备。输出电极404与第二晶体管组300中晶体管102对应的基岛101一体成型，从而简化了制备工艺，使得第二晶体管组300中晶体管102的漏极与对应的基岛101一一对应电连接即可，无需设置连接线。
需要说明的是每一输出电极包括两个聚合在一起的输出电极引脚。
继续参考图1，可选地，全桥功率器件的封装结构还包括连接片405，栅极连接电极401与第一晶体管组200中晶体管102的栅极1021和第二晶体管组300中晶体管102的栅极1021之间通过连接片405电连接；源极连接电极402与第二晶体管组300中晶体管102的源极1022之间通过连接片405电连接；输出电极404与第一晶体管组200中晶体管102的源极1022之间通过连接片405电连接。
其中，连接片405具有导热功能，可以增强全桥功率器件的封装结构的散热效果。
继续参考图1，可选地，连接片405包括下述中的至少一种：焊接金线、焊接铜线、焊接铝带以及焊接铜片。
图3是本实用新型实施例提供的另一种全桥功率器件的封装结构的示意图，参考图3，可选地，全桥功率器件的封装结构还包括环氧塑封层500，环氧塑封层500用于塑封引线框架和晶体管。
具体地，环氧塑封层500通过环氧树脂形成，环氧塑封层500可以保护全桥功率器件的封装结构在运输时不被损坏。在利用环氧树脂形成环氧塑封层500后，可以通过切割的方式，去除多余的环氧塑封层500，使得栅极连接电极401、源极连接电极402、漏极连接电极403和输出电极404可以外露，方便与其他器件进行连接，便于快速散热，有利于降低全桥功率器件的封装结构的温度。
图4是本实用新型实施例提供的另一种全桥功率器件的封装结构的示意图，参考图4，对全桥功率器件的封装结构的引线框架进行蚀刻，蚀刻后可以用环氧塑封层进行填充，例如填充的厚度可以为0.2mm，全桥功率器件的封装结构的厚度可以为1mm蚀刻后的引线框架如图4所示，图4中的空白区域为需要蚀刻去掉的部分，黑色区域为需要保留的部分。
注意，上述仅为本实用新型的较佳实施例及所运用技术原理。本领域技术人员会理解，本实用新型不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本实用新型的保护范围。因此，虽然通过以上实施例对本实用新型进行了较为详细的说明，但是本实用新型不仅仅限于以上实施例，在不脱离本实用新型构思的情况下，还可以包括更多其他等效实施例，而本实用新型的范围由所附的权利要求范围决定。
Claims (10)
1.一种全桥功率器件的封装结构，其特征在于，包括：
引线框架，所述引线框架包括m个基岛，m个所述基岛沿第一方向依次排列；
m个晶体管，每一晶体管与一基岛对应，且每一晶体管设置于其对应的基岛表面；
所述晶体管包括第一晶体管组和第二晶体管组，所述第一晶体管组包括m/2个晶体管；所述第二晶体管组包括m/2个晶体管；
所述第一晶体管组中的m/2个晶体管的漏极串联电连接；
所述第一晶体管组中的m/2个晶体管的源极分别与所述第二晶体管组中的m/2个晶体管的漏极一一对应电连接；
所述第二晶体管组中的m/2个晶体管的漏极作为信号输出端；其中，所述m为大于或等于2的偶数。
2.根据权利要求1所述的全桥功率器件的封装结构，其特征在于，所述m的取值为6。
3.根据权利要求1所述的全桥功率器件的封装结构，其特征在于，所述第二晶体管组中的m/2个晶体管不相邻。
4.根据权利要求1所述的全桥功率器件的封装结构，其特征在于，还包括：
m个绝缘设置的栅极连接电极，m个所述栅极连接电极与m个所述晶体管的栅极一一对应电连接；
m个所述栅极连接电极设置于所述引线框架的第一区域，其中，所述第一区域沿第二方向位于所述基岛的一侧，所述第二方向与所述第一方向相互垂直。
5.根据权利要求4所述的全桥功率器件的封装结构，其特征在于，还包括：m/2个源极连接电极，m/2个所述源极连接电极与所述第二晶体管组中的晶体管的源极一一对应电连接；
m/2个所述源极连接电极设置于所述引线框架的第二区域，其中，所述第一区域与所述第二区域沿所述第二方向位于基岛的两侧。
6.根据权利要求5所述的全桥功率器件的封装结构，其特征在于，还包括：
m/2个漏极连接电极，所述m/2个所述漏极连接电极与所述第一晶体管组中晶体管的漏极一一对应电连接；
m/2个所述漏极连接电极置于所述引线框架的第二区域。
7.根据权利要求6所述的全桥功率器件的封装结构，其特征在于，还包括：m/2个输出电极，所述输出电极与所述第二晶体管组中晶体管的漏极一一对应电连接；
m/2个所述输出电极设置于所述引线框架的第一区域。
8.根据权利要求7所述的全桥功率器件的封装结构，其特征在于，还包括连接片，所述栅极连接电极与所述第一晶体管组中晶体管的栅极和所述第二晶体管组中晶体管的栅极之间通过连接片电连接；所述源极连接电极与所述第二晶体管组中晶体管的源极之间通过连接片电连接；所述输出电极与所述第一晶体管组中晶体管的源极之间通过连接片电连接。
9.根据权利要求8所述的全桥功率器件的封装结构，其特征在于，所述连接片包括下述中的至少一种：焊接金线、焊接铜线、焊接铝带以及焊接铜片。
10.根据权利要求1所述的全桥功率器件的封装结构，其特征在于，还包括环氧塑封层，所述环氧塑封层用于塑封所述引线框架和所述晶体管。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202220375463.6U CN216849934U (zh) | 2022-02-23 | 2022-02-23 | 一种全桥功率器件的封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202220375463.6U CN216849934U (zh) | 2022-02-23 | 2022-02-23 | 一种全桥功率器件的封装结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN216849934U true CN216849934U (zh) | 2022-06-28 |
Family
ID=82090745
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202220375463.6U Active CN216849934U (zh) | 2022-02-23 | 2022-02-23 | 一种全桥功率器件的封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN216849934U (zh) |
-
2022
- 2022-02-23 CN CN202220375463.6U patent/CN216849934U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2202792B1 (en) | Semiconductor device | |
| US7436672B2 (en) | Semiconductor device and method of manufacture thereof | |
| JP7393387B2 (ja) | 積層された端子を有する半導体デバイス | |
| JP6610568B2 (ja) | 半導体装置 | |
| EP2099120B1 (en) | Power converter | |
| JP2012182250A (ja) | 半導体装置 | |
| CN115173729A (zh) | 一种智能功率模块 | |
| CN211700263U (zh) | 多基岛引线框架以及电机驱动芯片的封装结构 | |
| CN216849934U (zh) | 一种全桥功率器件的封装结构 | |
| CN112968025A (zh) | 智能功率模块和智能功率模块的制造方法 | |
| CN110880496B (zh) | 电机用模制智能电源模块 | |
| JP2012089794A (ja) | 半導体装置 | |
| CN112992845A (zh) | 功率模块及其制造方法 | |
| CN216849933U (zh) | 一种直流单相电机驱动功率器件的封装结构 | |
| CN202872681U (zh) | 一种逆变器电路及其结构 | |
| JP2002238260A (ja) | 半導体装置 | |
| CN214848626U (zh) | Ipm模块的下桥连接结构、ipm模块和电子设备 | |
| CN210723007U (zh) | 一种用于集成功率模块的引线框架 | |
| JP5062029B2 (ja) | 半導体装置 | |
| JP2014154770A (ja) | 半導体装置、及び、半導体装置の製造方法 | |
| CN113725200A (zh) | 一种全桥功率模块的封装结构 | |
| CN215731698U (zh) | 三相全桥功率集成mosfet模块 | |
| CN214542229U (zh) | 智能功率模块 | |
| JP6447914B2 (ja) | パワーモジュールの直流側配線基板及びその製造方法 | |
| CN218548435U (zh) | 一种半导体电路及智能功率模块 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address | ||
| CP03 | Change of name, title or address |
Address after: Room 608, 6th Floor, No. 39 Yonghe Road, Yuzui Town, Jiangbei District, Chongqing 400020 Patentee after: Chongqing Yuntong Technology Co.,Ltd. Address before: 518000 Room 401, building 1, xiehechang District B, No. 5, Baodong Road, xiuxin community, Kengzi street, Pingshan District, Shenzhen City, Guangdong Province Patentee before: Shenzhen Yuntong Technology Co.,Ltd. |