CN216795385U - 线路层局部薄与局部厚的柔性线路板 - Google Patents
线路层局部薄与局部厚的柔性线路板 Download PDFInfo
- Publication number
- CN216795385U CN216795385U CN202220534816.2U CN202220534816U CN216795385U CN 216795385 U CN216795385 U CN 216795385U CN 202220534816 U CN202220534816 U CN 202220534816U CN 216795385 U CN216795385 U CN 216795385U
- Authority
- CN
- China
- Prior art keywords
- copper
- plated
- thick
- thin
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
本实用新型提供线路层局部薄与局部厚的柔性线路板,其特征在于:在聚酰亚胺基材的两面上覆盖铜箔,铜箔上具有厚的镀加厚铜层的局部宽线路以及薄的局部细线路,薄的局部细线路的铜的厚度小于厚的镀加厚铜层的局部宽线路的铜的厚度;两面的线路通过镀铜的焊盘部位及镀铜焊盘孔、镀铜的过孔盘部位及镀铜过孔的关联线路导通;厚的镀加厚铜层的局部宽线路上具有镀镍金的金手指,镀铜的焊盘部位上镀镍金形成焊盘,镀铜焊盘孔上镀镍金形成镀镍金的镀铜焊盘孔;除金手指和焊盘外,柔性线路板的双面覆盖有胶层覆盖膜。本实用新型解决一些柔性线路板某些局部要薄,而某些局部要厚的需要,以满足这些电子产品的性能要求。
Description
技术领域
本实用新型涉及一种柔性线路板,尤其涉及线路层局部薄与局部厚的柔性线路板的结构。
背景技术
随着电子技术的进步,电子产品越来越向多功能、小型化方面发展,由于柔性线路板具有可弯折和可弯曲的性能,在电子产品中应用也越来越广,很多电子产品因芯片、结构、电路性能等原因,在线路布局上,有的局部线路需要很细,如一些高密度的信号线,或一些部位需要更好的柔软性,而有的部位需要耐较大电流的线路,在线宽布局受限时需要提高铜箔厚度来增加线路截面积,即通过增加截面积来提高线路载流量,如电源线、地线、焊盘等部位,因此,就需要制作一种具有局部薄与局部厚不同线路厚度的柔性线路板,来满足这些电子产品的需要。一般来说铜箔厚度越薄越容易细线路的蚀刻,当线宽小于2倍铜箔厚度时,蚀刻就很困难,如果为了厚线路而采用厚度较厚的铜箔,显然更无法蚀刻细线路,因此必须找到一种办法来解决这个矛盾问题。
实用新型内容
本实用新型提供线路层局部薄与局部厚的柔性线路板,其目的是解决现有技术的缺点,解决一些柔性线路板某些局部要薄,而某些局部要厚的需要,以满足这些电子产品的性能要求。
本实用新型解决其技术问题所采用的技术方案是:
线路层局部薄与局部厚的柔性线路板,其特征在于:
在聚酰亚胺基材的两面上覆盖铜箔,铜箔上具有厚的镀加厚铜层的局部宽线路以及薄的局部细线路,薄的局部细线路的铜的厚度小于厚的镀加厚铜层的局部宽线路的铜的厚度;两面的线路通过镀铜的焊盘部位及镀铜焊盘孔、镀铜的过孔盘部位及镀铜过孔的关联线路导通;厚的镀加厚铜层的局部宽线路上具有镀镍金的金手指,镀铜的焊盘部位上镀镍金形成焊盘,镀铜焊盘孔上镀镍金形成镀镍金的镀铜焊盘孔;除金手指和焊盘外,柔性线路板的双面覆盖有胶层覆盖膜。
胶层覆盖膜的胶厚≥0.8×(铜箔厚度+焊盘的镀铜层厚度)。
聚酰亚胺基材的两面上覆盖的铜箔的厚度为9um或12um。
本实用新型的有益之处在于:
本实用新型通过薄铜箔厚度来确保细线路的蚀刻和局部镀铜增加铜箔厚度来提高铜箔截面积的方式,解决一些柔性线路板某些局部要薄,而某些局部要厚的需要,以满足这些电子产品的性能要求。
附图说明
下面结合附图和实施例对本实用新型进一步说明。
图1为柔性覆铜板钻孔后截面图;
图2为第一次贴干膜显影后露出焊盘和过孔盘;
图3为黑孔镀铜后孔铜截面图;
图4为第一次干膜去除后截面图;
图5为第二次贴干膜显影后露出需蚀刻的铜面截面图;
图6为蚀刻后去除第二次干膜得到的线路层截面图;
图7为第三次贴干膜显影后露出需镀铜加厚部分线路截面图;
图8为加厚部分线路镀铜后截面图;
图9为去除第三次干膜后得到的线路层截面图;
图10为线路层贴压覆盖膜后的截面图;
图11为镀镍金后裁切二头工艺导线得到的成品。
具体实施方式
为了更清楚地说明本实用新型的技术方案,下面将对描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本实用新型的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的实施例。为了便于理解本实用新型,下面结合附图和具体实施例,对本实用新型进行更详细的说明。
需要说明的是,当元件被表述“固定于”另一个元件,它可以直接在另一个元件上、或者其间可以存在一个或多个居中的元件。当一个元件被表述“连接”另一个元件,它可以是直接连接到另一个元件、或者其间可以存在一个或多个居中的元件。本说明书所使用的术语“上”、“下”、“内”、“外”、“底部”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本实用新型和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本实用新型的限制。此外,术语“第一”、“第二”“第三”等仅用于描述目的,而不能理解为指示或暗示相对重要性。
本实用新型设计三个曝光文件:
第一次曝光文件:两面线路层的有孔焊盘和过孔盘的文件,这是一个阴性文件,通过第一次曝光和显影后,露出焊盘和过孔盘,其他部分被第一次干膜保护;
第二次曝光文件:两面线路层的线路文件,这是一个阳性文件,通过第二次曝光和显影后,所需线路、焊盘和过孔盘被第二次干膜保护,露出部分铜箔将被蚀刻掉;
第三次曝光文件:局部保护线路文件,这是一个阴阳性文件,通过第三次曝光和显影后,露出需要增厚的线路和这些线路上的焊盘,其他不需要的线路被第三次干膜保护。
通过第一次曝光文件曝光和显影、黑孔和镀铜实现有孔焊盘和过孔盘及孔内镀铜;通过第二次曝光文件曝光和显影、蚀刻实现线路蚀刻;通过第三次曝光文件曝光和显影、工艺导线镀铜实现局部线路增厚。
具体步骤如下:
1.主材选用:对于一块有细线路的柔性线路板,采用越薄的铜箔越好,选择目前市面现有厚度最薄铜箔的9um或12um的柔性覆铜板制作。
2.由于双面板或多层板两面需要一定厚度的孔铜导通,通过整张钻孔后进行黑孔镀铜的方式来实现,然而这样也将整张两面的铜箔镀厚了,不利于细线路的蚀刻。
本实用新型采用黑孔后贴干膜,通过激光直接成像系统曝光并显影,得到只露出有孔焊盘和过孔盘的半成品,再进行镀铜,然后去除干膜,再两面整张贴干膜,通过激光直接成像系统曝光并显影,得到有孔焊盘和过孔盘及所需的线路被干膜保护,而其他需要蚀刻的部分露出铜箔,经蚀刻和退膜后,得到所需的线路层图形。
如图1所示:
采用聚酰亚胺基材1上覆盖铜箔2的双面柔性覆铜板,按设计文件进行数控或激光钻焊盘孔3和过孔4及曝光定位孔,如图1所示结构。
如图2所示:
经等离子去除孔内胶渣,进行黑孔工艺,使孔内形成一层纳米级导电碳层,二面的铜箔面通过硫酸双氧水微蚀铜面,使铜面上的碳粉脱落,经水洗烘干后,两面第一次贴感光干膜,然后将设计好的有孔焊盘或过孔的Gerber文件,采用激光直接成像系统,利用CAM工作站输出的数据,通过设计好的定位孔自动对位,直接驱动激光直接成像装置在覆盖有第一次干膜5的板面上,并显影,形成了只有焊盘部位6和过孔盘部位7及电镀夹点部位露出铜箔2,而其他部位被第一次干膜5保护的半成品,如图2所示结构。
如图3所示:
然后将这一半成品按孔铜厚度要求进行镀铜,由于孔内有黑孔的碳粉会导电,因此镀铜的焊盘部位6’(由焊盘部位6镀铜得到)和镀铜焊盘孔8(由焊盘孔3镀铜得到)、镀铜的过孔盘部位7’(由过孔盘部位7镀铜得到)和镀铜过孔9(由过孔4镀铜得到)均镀上一层规定厚度的铜层20,如图3所示结构。
如图4所示:
镀铜后用3-5%氢氧化钠溶液去除第一次干膜5,得到一张除镀铜的焊盘部位6’和镀铜焊盘孔8、镀铜的过孔盘部位7’及镀铜过孔9内有镀上一层规定厚度的铜层20,而其他被干膜5保护的部分,其厚度不变,仍为原始薄铜箔2的半成品,这样便完成了焊盘孔3和过孔4的镀铜金属化过程,如图4所示结构。
3.如图5所示:
将孔镀铜金属化后的半成品,进行第二次贴干膜,由于焊盘和过孔盘有镀上一层铜,成为镀铜焊盘孔8及镀铜过孔9,因此选用比第一次干膜5更厚的第二次干膜10,有利于干膜乳胶填充到高低处。将设计好的线路Gerber文件,采用激光直接成像系统,利用CAM工作站输出的数据,通过设计好的定位孔自动对位,直接驱动激光直接成像装置将线路图形准确曝光在覆盖有第二次干膜10的板面上,并显影,形成了只有显影后露出需蚀刻的铜箔2、其他需要的线路被干膜10保护的半成品,如图5所示结构。
如图6所示:
将显影后的半成品进行蚀刻,由于铜箔2仍为9um或12um的薄铜,易于细线路蚀刻,因此可以满足18um或24um以上线宽的蚀刻,把露出铜箔2的部分蚀刻掉后,进行去除第二次干膜10,得到两面有局部宽线路12、局部细线路13、线间距14、镀铜的焊盘部位6’、镀铜焊盘孔8、镀铜的过孔盘部位7’、镀铜过孔9、工艺导线11的线路层半成品,如图6所示结构。
4.如图7所示:
将线路蚀刻后的半成品,进行第三次贴干膜,由于焊盘部位6和过孔盘部位7有镀铜变厚成为镀铜的焊盘部位6’和镀铜的过孔盘部位7’,以及蚀刻后线路与线间距有高度差,因此选用比第一次干膜5更厚的第三次干膜15,有利于干膜乳胶填充到高低处。将设计好的局部保护线路Gerber文件,采用激光直接成像系统,利用CAM工作站输出的数据,通过设计好的定位孔自动对位,直接驱动激光直接成像装置将保护线路图形准确曝光在覆盖有第三次干膜15的板面上,并显影,形成了只有露出需镀铜部分的铜箔2(也即局部宽线路12的部分的铜箔)和工艺导线11、其他线路被第三次干膜15保护的结构的半成品,如图7所示结构。
如图8所示:
将显影后的半成品,用工艺导线电镀方法进行镀铜加厚,与工艺导线11相连的线路,镀上一层规定厚度的加厚铜层21,形成厚的镀加厚铜层的局部宽线路12’和厚的镀加厚铜层的工艺导线11’,其他被第三次干膜15保护的铜箔2无法镀上铜,如图8所示结构。
如图9所示:
再进行去除第三次干膜15,得到一张两面有薄的局部细线路13、厚的镀加厚铜层的局部宽线路12’、厚的镀加厚铜层的工艺导线11’,且两面通过镀铜的焊盘部位6’及镀铜焊盘孔8、镀铜的过孔盘部位7’及镀铜过孔9的关联线路导通的柔性线路板半成品,如图9所示结构。
5.如图10所示:
选用胶厚≥0.8×(铜箔2的厚度+焊盘的镀铜层20的厚度)的胶层覆盖膜16,根据定位孔用治具对位,贴合在图9的半成品上,并进行压合,压合时由于胶有流动性,能够填充到低的部位,将高低部位填平,然后进行烘烤,得到露出镀铜的焊盘部位6’、位于厚的镀加厚铜层的局部宽线路12’上的金手指部位2’的半成品,如图10所示结构。
6.如图11所示:
将上述半成品进行电镀镍金或化学镀镍金,从而在镀铜的焊盘部位6’、镀铜焊盘孔8、金手指部位2’上分别镀上镍金层22,从而形成镀镍金镀铜的焊盘6”、镀镍金的镀铜焊盘孔8和镀镍金的金手指2”。
用模具冲切外形,去除厚的局部镀铜宽线路12’之外的厚的镀加厚铜层的工艺导线11’后,得到一张完整的线路层有的地方局部薄与有的地方局部厚的柔性线路板成品,如图11所示结构。
该柔性线路板成品,结构为:在聚酰亚胺基材1的两面上覆盖铜箔2,铜箔2上具有厚的镀加厚铜层的局部宽线路12’以及薄的局部细线路13,薄的局部细线路13的铜的厚度小于厚的镀加厚铜层的局部宽线路12’的铜的厚度;两面的线路通过镀铜的焊盘部位6’及镀铜焊盘孔8、镀铜的过孔盘部位7’及镀铜过孔9的关联线路导通;厚的镀加厚铜层的局部宽线路12’上具有镀镍金的金手指2”,镀铜的焊盘部位6’上镀镍金形成焊盘6”,镀铜焊盘孔8上镀镍金形成镀镍金的镀铜焊盘孔8;除金手指2”和焊盘6”外,柔性线路板的双面覆盖有胶层覆盖膜。
本说明书中各个实施例采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似部分互相参见即可。对所公开的实施例的上述说明,使本领域专业技术人员能够实现或使用本实用新型。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本实用新型的精神或范围的情况下,在其它实施例中实现。因此,本实用新型将不会被限制于本文所示的这些实施例,而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (3)
1.线路层局部薄与局部厚的柔性线路板,其特征在于:在聚酰亚胺基材的两面上覆盖铜箔,铜箔上具有厚的镀加厚铜层的局部宽线路以及薄的局部细线路,薄的局部细线路的铜的厚度小于厚的镀加厚铜层的局部宽线路的铜的厚度;两面的线路通过镀铜的焊盘部位及镀铜焊盘孔、镀铜的过孔盘部位及镀铜过孔的关联线路导通;厚的镀加厚铜层的局部宽线路上具有镀镍金的金手指,镀铜的焊盘部位上镀镍金形成焊盘,镀铜焊盘孔上镀镍金形成镀镍金的镀铜焊盘孔;除金手指和焊盘外,柔性线路板的双面覆盖有胶层覆盖膜。
2.如权利要求1所述的线路层局部薄与局部厚的柔性线路板,其特征在于:胶层覆盖膜的胶厚≥0.8×(铜箔厚度+焊盘的镀铜层厚度)。
3.如权利要求1所述的线路层局部薄与局部厚的柔性线路板,其特征在于:聚酰亚胺基材的两面上覆盖的铜箔的厚度为9um或12um。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202220534816.2U CN216795385U (zh) | 2022-03-12 | 2022-03-12 | 线路层局部薄与局部厚的柔性线路板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202220534816.2U CN216795385U (zh) | 2022-03-12 | 2022-03-12 | 线路层局部薄与局部厚的柔性线路板 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN216795385U true CN216795385U (zh) | 2022-06-21 |
Family
ID=82001098
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202220534816.2U Active CN216795385U (zh) | 2022-03-12 | 2022-03-12 | 线路层局部薄与局部厚的柔性线路板 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN216795385U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114615813A (zh) * | 2022-03-12 | 2022-06-10 | 福建世卓电子科技有限公司 | 线路层局部薄与局部厚的柔性线路板生产工艺 |
-
2022
- 2022-03-12 CN CN202220534816.2U patent/CN216795385U/zh active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114615813A (zh) * | 2022-03-12 | 2022-06-10 | 福建世卓电子科技有限公司 | 线路层局部薄与局部厚的柔性线路板生产工艺 |
CN114615813B (zh) * | 2022-03-12 | 2023-12-15 | 福建世卓电子科技有限公司 | 线路层局部薄与局部厚的柔性线路板生产工艺 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI475940B (zh) | 多層配線基板之製造方法及多層配線基板 | |
US7256495B2 (en) | Package substrate manufactured using electrolytic leadless plating process, and method for manufacturing the same | |
JP4527045B2 (ja) | ケーブル部を有する多層配線基板の製造方法 | |
JP5198105B2 (ja) | 多層フレキシブルプリント配線板の製造方法 | |
JPWO2004103039A1 (ja) | 両面配線基板および両面配線基板の製造方法 | |
JP2006287034A (ja) | 電解めっきを利用した配線基板の製造方法 | |
JP2004193549A (ja) | メッキ引込線なしにメッキされたパッケージ基板およびその製造方法 | |
EP1951012B1 (en) | Method of manufacturing a wiring board including electroplating | |
TW201136466A (en) | Multilayer wiring substrate | |
CN216795385U (zh) | 线路层局部薄与局部厚的柔性线路板 | |
CN114615813B (zh) | 线路层局部薄与局部厚的柔性线路板生产工艺 | |
JP4266717B2 (ja) | 半導体装置の製造方法 | |
JP3770895B2 (ja) | 電解めっきを利用した配線基板の製造方法 | |
TWI599283B (zh) | 印刷電路板及其製作方法 | |
JP5317491B2 (ja) | プリント配線板の製造方法 | |
CN114900994B (zh) | 一种埋入线路式电路板及其制备方法 | |
JP5000742B2 (ja) | ケーブル部を有する多層配線基板の製造方法 | |
CN115915604A (zh) | 电路板及其制造方法 | |
JP4137295B2 (ja) | Csp用テープキャリアの製造方法 | |
CN102740582B (zh) | 多层印刷布线板及其制造方法 | |
JP4385482B2 (ja) | フィルムキャリアの製造方法 | |
JP4337408B2 (ja) | プリント配線板の製造方法 | |
JP3858765B2 (ja) | フィルムキャリアおよびその製造方法 | |
JPH1013037A (ja) | Ic搭載用多層プリント配線板の製造方法 | |
JPH07254783A (ja) | 多層プリント配線板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |