CN216389270U - 基片处理系统 - Google Patents

基片处理系统 Download PDF

Info

Publication number
CN216389270U
CN216389270U CN202122255775.1U CN202122255775U CN216389270U CN 216389270 U CN216389270 U CN 216389270U CN 202122255775 U CN202122255775 U CN 202122255775U CN 216389270 U CN216389270 U CN 216389270U
Authority
CN
China
Prior art keywords
substrate
wafer
unit
processing
processing unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202122255775.1U
Other languages
English (en)
Inventor
佐佐木庆介
金川耕三
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Application granted granted Critical
Publication of CN216389270U publication Critical patent/CN216389270U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67173—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers in-line arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/67034—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for drying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/6704—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing
    • H01L21/67057—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing with the semiconductor substrates being dipped in baths or vessels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H01L21/67086—Apparatus for fluid treatment for etching for wet etching with the semiconductor substrates being dipped in baths or vessels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/6715—Apparatus for applying a liquid, a resin, an ink or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67742—Mechanical parts of transfer devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67763—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading
    • H01L21/67766—Mechanical parts of transfer devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67763—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading
    • H01L21/67775—Docking arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Robotics (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Weting (AREA)

Abstract

本实用新型提供一种基片处理系统，该基片处理系统具有送入部、批处理部、单片处理部、接口部和送出部。送入部包含能够载置承载器的第一载置部，该承载器收纳多个基片。批处理部对包含多个基片的基片组一并进行处理。单片处理部对基片组中所含的基片逐个进行处理。接口部在批处理部与单片处理部之间逐个地交接基片。送出部包含能够载置承载器的第二载置部，该承载器收纳由单片处理部处理了的基片。并且，送入部、批处理部、接口部、单片处理部和送出部依次排列。根据本实用新型，在具有批处理部和单片处理部这两者的基片处理系统中，能够提高基片的输送控制的容易性。

Description

基片处理系统
技术领域
本实用新型涉及一种基片处理系统。
背景技术
一直以来，已知一种基片处理系统，其包括对半导体晶片等的基片逐个地进行处理的单片式的处理部(单片处理部)和对多个基片一并地进行处理的批式的处理部(批处理部)这两者。
现有技术文献
专利文献
专利文献1：日本特开2006-147779号公报。
实用新型内容
实用新型要解决的问题
本实用新型提供一种在包括批处理部和单片处理部这两者的基片处理系统中，提高基片的输送控制的容易性的技术。
用于解决问题的技术手段
本实用新型的一个方式的基片处理系统具有送入部、批处理部、单片处理部、接口部和送出部。送入部包含能够载置承载器的第一载置部，该承载器收纳多个基片。批处理部对包含多个基片的基片组一并进行处理。单片处理部对基片组中所含的基片逐个进行处理。接口部在批处理部与单片处理部之间逐个地交接基片。送出部包含能够载置承载器的第二载置部，该承载器收纳由单片处理部处理了的基片。并且，送入部、批处理部、接口部、单片处理部和送出部依次排列。
实用新型效果
根据本实用新型，在包括批处理部和单片处理部这两者的基片处理系统中，能够提高基片的输送控制的容易性。
附图说明
图1是表示第一实施方式的基片处理系统的概略结构的框图。
图2是第一实施方式的基片处理系统中的送入区域、批处理区域和IF区域的示意的平面图。
图3是第一实施方式的基片处理系统中的IF区域、单片处理区域和送出区域的示意的平面图。
图4是表示第一实施方式的蚀刻用的处理槽的结构的框图。
图5是表示第一实施方式的液处理部的结构的示意图。
图6是表示第一实施方式的干燥处理部的结构的示意图。
图7是表示第一实施方式的基片处理系统所执行的处理的顺序的流程图。
图8是第二实施方式的基片处理系统的示意的平面图。
图9是第二实施方式的第一载置部的示意的主视图。
图10是第二实施方式的第二载置部的示意的主视图。
图11是第三实施方式的基片处理系统的示意的侧视图。
图12是变形例的单片处理区域的示意的平面图。
附图标记说明
1：基片处理系统
2：承载器送入部
3：晶片组形成部
4_1：前处理部
4_2：蚀刻处理部
4_3：后处理部
6：液处理部
7：干燥处理部
8：第五输送机构
11：控制装置
12：控制部
13：存储部
20：第一载置部
21：第一输送机构
22，23：承载器库
24：承载器载置台
25：第七输送机构
30：第二输送机构
31：晶片组保持部
40、41、43、44、47、48：处理槽
42、45、46、49：晶片组浸渍机构
50：第三输送机构
55：第四输送机构
91：晶片载置台
92：第六输送机构
93：第二载置部
94：载置台
95：载置台
96：载置台
97：第八输送机构
A1：送入区域
A2：批处理区域
A3：IF区域
A4：单片处理区域
A5：送出区域
A6：承载器输送区域
C：承载器
W：晶片
具体实施方式
以下，参照附图，对实施本实用新型的基片处理系统的方式(以下记作“实施方式”)进行详细说明。此外，本实用新型并不由该实施方式限定。另外，各实施方式能够在不使处理内容矛盾的范围内适当组合。另外，在以下的各实施方式中对相同部位标注相同的附图标记，省略重复的说明。
另外，在以下所示的实施方式中，有时使用“一定”、“正交”、“垂直”或者“平行”等的表现，但是，这些表现并不严格地需要为“一定”、“正交”、“垂直”或者“平行”。即，这些的各表现例如容许制造精度、设置精度等的偏差。
另外，以下参照的各附图中，为了容易说明，有时表示有规定彼此正交的X轴方向、Y轴方向和Z轴方向且Z轴正方向为铅垂向上方向的正交坐标系。另外，将以铅垂轴为旋转中心的旋转方向称为θ方向。
专利文献1公开了一种基片处理系统，其包括：进行基片的送入送出部；对多个基片一并地进行处理的批处理部；对基片逐个地进行处理的单片处理部；和输送基片的输送机构。
在专利文献1中，输送机构配置在能够配置批处理部的区域，对批处理部进行基片的送入送出。另外，输送机构还对能够配置多个单片处理部的区域进行基片的送入送出。并且，输送机构也进行从送入送出部接收未处理的基片，或者将处理完的基片交接到送入送出部的处理。在该专利文献1所记载的基片处理系统中，输送控制有时会变得复杂。因此，期待输送控制容易的基片处理系统。
(第一实施方式)
<基片处理系统的结构>
首先，参照图1，说明第一实施方式的基片处理系统的概略结构。图1是表示第一实施方式的基片处理系统1的概略结构的框图。
如图1所示，第一实施方式的基片处理系统1具有送入区域A1、批处理区域A2、IF(接口)区域A3、单片处理区域A4和送出区域A5。送入区域A1、批处理区域A2、IF区域A3、单片处理区域A4和送出区域A5按该顺序(依次)排列。
在第一实施方式的基片处理系统1中，首先，在送入区域A1中进行半导体晶片(以下，仅称为“晶片”)的送入。在送入区域A1设置有能够载置承载器的第一载置部等，该承载器收纳多个晶片。在送入区域A1中，进行从载置在第一载置部的承载器取出多个晶片来形成晶片组的处理、和将形成的晶片组交接到批处理区域的处理等。
在批处理区域A2设置有对晶片以晶片组为单位一并地进行处理的批处理部等。在第一实施方式中，在批处理区域A2中，使用批处理部以晶片组为单位进行晶片的蚀刻处理等。另外，在批处理区域A2设置有输送晶片组的晶片组输送机构。晶片组输送机构将在送入区域A1中形成的晶片组输送到批处理区域A2。
在IF区域A3中，进行从批处理区域向单片处理区域的晶片的交接。在IF区域A3设置有逐个地输送晶片的接口部，使用该接口部从批处理区域向单片处理区域逐个地输送晶片。
在单片处理区域A4设置有逐个地处理晶片的单片处理部等。在第一实施方式中，在单片处理区域A4设置有从IF区域被送入晶片的第一单片处理部和对由第一单片处理部处理了的晶片进行处理的第二单片处理部。
具体而言，第一单片处理部是在晶片的表面形成液膜的液处理部。另外，第二单片处理部是使在表面形成有液膜的晶片与超临界流体接触来使晶片干燥的多个干燥处理部。
即，在第一实施方式的基片处理系统1中，在批处理区域A2中以晶片组为单位进行晶片的蚀刻处理，之后，在单片处理区域A4中逐个地进行晶片的干燥处理。
在送出区域A5设置有载置空的承载器的第二载置部等。在送出区域A5中，进行将在单片处理区域A4中结束了干燥处理的晶片收纳到载置在第二载置部的承载器中的处理。
如上所述，在第一实施方式的基片处理系统1中，使用设置在IF区域A3的接口部，进行从批处理区域A2向单片处理区域A4的晶片的输送。因此，晶片组输送机构不需要进行晶片向单片处理区域A4的输送。
另外，在第一实施方式的基片处理系统1中，在各区域A1～A5的排列方向上的一端配置送入区域A1，在另一端配置送出区域A5。在该基片处理系统1中，晶片从送入区域A1向送出区域A5在一个方向上被输送。因此，晶片组输送机构例如不需要输送在单片处理区域A4中被处理了的晶片，也就是结束了干燥处理的晶片。
因此，根据第一实施方式的基片处理系统1，能够提高晶片的输送控制的容易性。
接着，参照图2和图3，说明第一实施方式的基片处理系统1的具体的结构。图2是第一实施方式的基片处理系统1之中的送入区域、批处理区域和IF区域的示意的平面图。另外，图3是第一实施方式的基片处理系统1之中的IF区域、单片处理区域和送出区域的示意的平面图。
首先，参照图2，说明送入区域A1、批处理区域A2和IF区域A3的结构。
(关于送入区域A1)
如图2所示，在送入区域A1配置有承载器送入部2和晶片组形成部3。承载器送入部2和晶片组形成部3沿着区域A1～A5的排列方向(X轴方向)排列。另外，晶片组形成部3与批处理区域A2相邻。
承载器送入部2具有第一载置部20、第一输送机构21、承载器库22、23和承载器载置台24。
在第一载置部20载置从外部输送来的多个承载器C。承载器C是将多个(例如，25个)的晶片W以水平姿势上下排列地收纳的容器。第一输送机构21在第一载置部20、承载器库22、23和承载器载置台24之间进行承载器C的输送。
晶片组形成部3具有第二输送机构30和多个(例如，2个)晶片组保持部31，形成由多个晶片W构成的晶片组。在第一实施方式中，晶片组是通过将收纳于2个承载器C中的共计50个晶片W组合而形成的。形成1基片组的多个晶片W在使彼此的晶片面相对的状态下隔着一定的间隔地排列。此外，构成晶片组的晶片W的个数不限于50个。例如，晶片组也可以由100个晶片W构成。
第二输送机构30在载置于承载器载置台24的承载器C与晶片组保持部31之间输送多个晶片W。第二输送机构30例如由多关节机械臂构成，一并地输送多个(例如，25个)晶片W。另外，第二输送机构30能够在输送途中使多个晶片W的姿势从水平姿势变更为垂直姿势。
晶片组保持部31以垂直姿势保持1晶片组的多个晶片W。第二输送机构30从载置于承载器载置台24的承载器C取出多个晶片W并将其以垂直姿势载置于晶片组保持部31。例如通过将该动作反复两次，形成1晶片组。
(关于批处理区域A2)
在批处理区域A2配置有前处理部4_1、多个(在此，2个)蚀刻处理部4_2和后处理部4_3。前处理部4_1、多个蚀刻处理部4_2和后处理部4_3是批处理部的一例。
前处理部4_1、多个蚀刻处理部4_2和后处理部4_3沿着区域A1～A5的排列方向(X轴方向)依次排列。另外，前处理部4_1与送入区域A1相邻，后处理部4_3与IF区域A3相邻。
前处理部4_1具有前处理用的处理槽40、冲洗用的处理槽41和晶片组浸渍机构42。
处理槽40和处理槽41能够收纳以垂直姿势排列的1晶片组的晶片W。在处理槽40中存积有前处理用的处理液。例如，在处理槽40存积有作为前处理在此为自然氧化膜除去用的处理液的DHF(稀氟酸)。另外，在处理槽41中存积有冲洗用的处理液(例如，脱离子水)。
晶片组浸渍机构42将形成晶片组的多个晶片W以垂直姿势保持。晶片组浸渍机构42具有使所保持的晶片组升降的升降机构，使晶片组从处理槽40、41的上方下降而浸渍在处理槽40、41中，或者使浸渍在处理槽40、41中的晶片组上升而从处理槽40、41取出。另外，晶片组浸渍机构42具有水平移动机构，能够使晶片组在处理槽40的上方位置与处理槽41的上方位置之间水平地移动。
此外，在此表示了前处理用的处理槽40配置在冲洗用的处理槽41的X轴正方向侧的情况的例子，但是，前处理用的处理槽40也可以配置在冲洗用的处理槽41的X轴负方向侧。
蚀刻处理部4_2具有蚀刻用的处理槽43、冲洗用的处理槽44和晶片组浸渍机构45、46。
处理槽43和处理槽44能够收纳以垂直姿势排列的1晶片组的晶片W。在处理槽43中存积有蚀刻用的处理液(以下，也称为“蚀刻液”。)。处理槽43的详细在后文述说。在处理槽44中存积有冲洗用的处理液(例如，脱离子水)。
晶片组浸渍机构45、46将形成晶片组的多个晶片W以垂直姿势保持。晶片组浸渍机构45具有使所保持的晶片组升降的升降机构，使晶片组从处理槽43的上方下降而浸渍在处理槽43中，或者使浸渍在处理槽43中的晶片组上升而从理槽43取出。同样，晶片组浸渍机构46也具有使所保持的晶片组升降的升降机构，使晶片组从处理槽44的上方下降而浸渍在处理槽44中，或者使浸渍在处理槽44中的晶片组上升而从理槽44取出。
此外，在此表示了蚀刻处理用的处理槽43配置在冲洗用的处理槽44的X轴正方向侧的情况的例子，但是，蚀刻处理用的处理槽43也可以配置在冲洗用的处理槽44的X轴负方向侧。
后处理部4_3具有后处理用的处理槽47、冲洗用的处理槽48和晶片组浸渍机构49。
处理槽47和处理槽48能够收纳以垂直姿势排列的1晶片组的晶片W。在处理槽47中存积有后处理用的处理液。例如，在处理槽40中存积有作为后处理在此为清洗用的处理液的SC1(氨、过氧化氢和水的混合液)。另外，在处理槽48中存积有冲洗用的处理液(例如，脱离子水)。该冲洗用的处理槽48与IF区域A3相邻。
晶片组浸渍机构49将形成晶片组的多个晶片W以垂直姿势保持。晶片组浸渍机构49具有使所保持的晶片组升降的升降机构，使晶片组从处理槽47、48的上方下降而浸渍在处理槽47、48中，或者，使浸渍在处理槽47、48中的晶片组上升而从处理槽47、48取出。另外，晶片组浸渍机构49具有水平移动机构，能够使晶片组在处理槽47的上方位置与处理槽48的上方位置之间水平移动。
在此表示了在批处理区域A2配置4个批处理部(前处理部4_1、多个蚀刻处理部4_2和后处理部4_3)的情况的例子，但是，批处理部的数量不限于本例，例如也可以为一个。
(关于第三输送机构50)
基片处理系统1具有第三输送机构50(晶片组输送机构的一例)。第三输送机构50以横跨送入区域A1和批处理区域A2的方式配置，从送入区域A1向批处理区域A2输送晶片组。
第三输送机构50具有保持体51、导轨52和移动体53。保持体51以多个晶片W成为垂直姿势的状态保持晶片组。导轨52从送入区域A1的晶片组保持部31至批处理区域A2的处理槽48为止沿着X轴方向延伸。移动体53设置在导轨52上，使保持体51沿着导轨52移动。
该第三输送机构50使用保持体51保持由晶片组保持部31保持的晶片组，将所保持的晶片组输送到批处理区域A2。然后，第三输送机构50按前处理部4_1、蚀刻处理部4_2和后处理部4_3的顺序输送晶片组。
在此，参照图4，说明蚀刻用的处理槽43。图4是表示第一实施方式的蚀刻用的处理槽43的结构的框图。
在处理槽43中，使用规定的蚀刻液，进行有选择地蚀刻晶片W上所形成的氮化硅膜(SiN)和氧化硅膜(SiO2)之中的氮化硅膜的蚀刻处理。在该蚀刻处理中，对磷酸(H3PO4)水溶液中添加了含硅(Si)化合物来调节硅浓度而形成的溶液，作为蚀刻液来使用。
作为调节蚀刻液中的硅浓度的方法，能够使用使伪基片浸渍在磷酸水溶液中来使硅溶解的方法(调料)、使胶体二氧化硅等的含硅化合物溶解在磷酸水溶液的方法。另外，也可以对磷酸水溶液添加含硅化合物水溶液来调节硅浓度。
如图4所示，蚀刻用的处理槽43具有内槽101和外槽102。内槽101是上方开放的箱形的槽，在内部存积由蚀刻液。由多个晶片W形成的晶片组浸渍在内槽101中。外槽102其上方开放，且配置在内槽101的上部周围。从内槽101溢出的蚀刻液流入外槽102。
另外，处理槽43具有磷酸水溶液供给部103、硅供给部104和DIW供给部105。
磷酸水溶液供给部103具有磷酸水溶液供给源131、磷酸水溶液供给线路132和流量调节器133。
磷酸水溶液供给源131供给将磷酸浓度浓缩为所希望的浓度的磷酸水溶液。磷酸水溶液供给线路132连接磷酸水溶液供给源131和外槽102，从磷酸水溶液供给源131向外槽102供给磷酸水溶液。
流量调节器133设置在磷酸水溶液供给线路132上，调节向外槽102供给的磷酸水溶液的供给量。流量调节器133由开闭阀、流量控制阀、流量计等构成。
硅供给部104具有硅供给源141、硅供给线路142和流量调节器143。
硅供给源141是存积有含硅化合物水溶液的罐。硅供给线路142连接硅供给源141和外槽102，从硅供给源141向外槽102供给含硅化合物水溶液。
流量调节器143设置在硅供给线路142上，调节向外槽102供给的含硅化合物水溶液的供给量。流量调节器143由开闭阀、流量控制阀、流量计等构成。通过流量调节器143调节含硅化合物水溶液的供给量，从而能够调节蚀刻液的硅浓度。
DIW供给部105具有DIW供给源151、DIW供给线路152和流量调节器153。DIW供给部105补给因加热蚀刻液而蒸发了的水分，因此，向外槽102供给DIW(DeIonized Water：脱离子水)。
DIW供给线路152连接DIW供给源151和外槽102，从DIW供给源151向外槽102供给规定温度的DIW。
流量调节器153设置在DIW供给线路152上，调节向外槽102供给的DIW的供给量。流量调节器153由开闭阀、流量控制阀、流量计等构成。通过流量调节器153调节DIW的供给量，从而能够调节蚀刻液的温度、磷酸浓度和硅浓度。
另外，处理槽43具有循环部106。循环部106使蚀刻液在内槽101与外槽102之间循环。循环部106具有循环线路161、多个处理液供给喷嘴162、过滤器163、加热器164和泵165。
循环线路161连接外槽102和内槽101。循环线路161的一端与外槽102连接，循环线路161的另一端与配置在内槽101的内部的多个处理液供给喷嘴162连接。
过滤器163、加热器164和泵165设置在循环线路161上。过滤器163从在循环线路161中流动的蚀刻液中除去杂质。加热器164将循环线路161中流动的蚀刻液加热至适合于蚀刻处理的温度。泵165将外槽102内的蚀刻液送出到循环线路161。过滤器163、加热器164和泵165从上流侧起依次设置。
循环部106将蚀刻液从外槽102经由循环线路161和多个处理液供给喷嘴162送到内槽101内。被送到内槽101内的蚀刻液从内槽101溢出，从而再次流出到外槽102。像这样，蚀刻液在内槽101与外槽102之间循环。
此外，循环部106也可以通过加热器164来加热蚀刻液而使蚀刻液成为沸腾状态。
(关于IF区域A3)
在IF区域A3配置有第四输送机构55(接口部的一例)。第四输送机构55例如由多关节机械臂构成，逐个地输送晶片W。另外，第四输送机构55能够在输送途中使多个晶片W的姿势从垂直姿势变更为水平姿势。
第四输送机构55从浸渍于后处理部4_3所具有的冲洗用的处理槽48中的晶片组中取出一个晶片W，使取出的晶片W的姿势从垂直姿势变更为水平姿势之后，送入后述的单片处理区域A4的液处理部6。
(关于单片处理区域A4)
接着，参照图3，说明单片处理区域A4和送出区域A5的结构。
在单片处理区域A4配置有液处理部6、干燥处理部7和第五输送机构8。液处理部6是第一单片处理部的一例，干燥处理部7是第二单片处理部的一例。另外，第五输送机构8是单片输送机构的一例。
液处理部6、干燥处理部7和第五输送机构8沿着与区域A1～A5的排列方向正交的方向(Y轴方向)依次排列。具体而言，在单片处理区域A4的中央配置第五输送机构8，在第五输送机构8的Y轴方向的一侧(在此，Y轴负方向侧)配置液处理部6。另外，在隔着第五输送机构8与液处理部6相反一侧配置干燥处理部7。
液处理部6对由第四输送机构55输送来的晶片W进行液处理。具体而言，液处理部6在晶片W的表面形成干燥用处理液的液膜。通过液处理部6形成有液膜的晶片W被第五输送机构8从液处理部6取出并输送到干燥处理部7。
第五输送机构8具有保持晶片W的保持体。另外，第五输送机构8能够进行向水平方向和铅垂方向的移动以及以铅垂轴为中心的旋转，使用保持体进行晶片W的输送。具体而言，第五输送机构8进行从液处理部6向干燥处理部7的晶片W的输送和从干燥处理部7向后述的送出区域A5的晶片载置台91的晶片W的输送。
干燥处理部7对通过液处理部6形成有液膜的晶片W进行超临界干燥处理。具体而言，干燥处理部7使形成有液膜的晶片W与超临界状态的处理流体接触来使晶片W干燥。
干燥处理部7具有：进行超临界干燥处理的处理区域71；和进行第五输送机构8与处理区域71之间的晶片W的交接的交接区域72。
另外，在单片处理区域A4中，在与干燥处理部7的处理区域71相邻的位置配置有供给单元73。供给单元73对干燥处理部7的处理区域71供给处理流体。供给单元73具有包含流量计、流量调节器、背压阀和加热器等的供给设备组和收纳供给设备组的壳体。在第一实施方式中，供给单元73将作为处理流体的CO2供给到干燥处理部7。
液处理部6具有晶片W的送入口61和送出口62。送入口61设置在与IF区域A3相对的位置，通过第四输送机构55能够将晶片W送入。送出口62设置在与第五输送机构8相对的位置，用于将晶片W送出。如上所述，将送入口61和送出口62设置在不同的位置，能够高效地进行晶片W相对于液处理部6的送入送出。此外，送出口62可以设置在与交接区域72相对的位置。在该情况下，形成有液膜的晶片W通过第五输送机构8从液处理部6向干燥处理部7输送的距离变得最短，因此能够抑制液膜的干燥。
在此，说明液处理部6和干燥处理部7的结构。首先，参照图5说明液处理部6的结构。图5是表示第一实施方式的液处理部6的结构的示意图。
如图5所示，液处理部6通过配置在形成处理空间的外腔室203内的旋转吸盘205将晶片W大致水平地保持，使该旋转吸盘205绕铅垂轴旋转而使晶片W旋转。然后，液处理部6使喷嘴臂206进入旋转的晶片W的上方，从设置在该喷嘴臂206的前端部的喷嘴261供给干燥用处理液，在此为IPA(异丙醇)。
另外，在液处理部6中，在旋转吸盘205的内部还形成有药液供给路径251。然后，通过从该药液供给路径251供给的IPA还能够对晶片W的下表面进行处理。
IPA被外腔室203、配置在外腔室203内的内杯体204接收，从设置在外腔室203的底部的排液口231、设置在内杯体204的底部的排液口241排出。并且，外腔室203内的气氛从设置在外腔室203的底部的排气口232排出。
液处理部6一边使旋转吸盘205旋转，一边对晶片W的上表面和下表面供给IPA。由此，残留在晶片W的两个面的DIW被置换为IPA。之后，液处理部6使旋转吸盘205的旋转缓慢地停止。
之后，晶片W在上表面形成有IPA的液膜的状态下，从旋转吸盘205被交接到第五输送机构8，由第五输送机构8从液处理部6送出。形成在晶片W上的液膜防止在从液处理部6向干燥处理部7去的晶片W的输送中，晶片W上表面的液体蒸发(气化)而发生图案崩塌。
接着，参照图6说明干燥处理部7的结构。图6是表示第一实施方式的干燥处理部7的结构的示意图。
如图6所示，干燥处理部7具有主体301、保持板302和盖部件303。在框体状的主体301形成有用于送入送出晶片W的开口部304。保持板302将处理对象的晶片W保持在水平方向上。盖部件303支承该保持板302，并且将晶片W送入主体301内时，将开口部304密闭。
主体301是在内部形成有能够收纳一个晶片W的处理空间的容器，在其壁部设置有供给端口305、306和排出端口307。供给端口305、306和排出端口307各自与用于使超临界流体在干燥处理部7中流通的供给流路和排出流路连接。
供给端口305连接到框体状的主体301中的与开口部304相反一侧的侧面。另外，供给端口306与主体301的底面连接。并且，排出端口307与开口部304的下方侧连接。此外，图6图示2个供给端口305、306和1个排出端口307，但是供给端口305、306、排出端口307的数量没有特别限定。
另外，在主体301的内部设置有流体供给端头308、309和流体排出端头300。而且，在流体供给端头308、309，多个供给口在该流体供给端头308、309的长边方向上排列地形成，在流体排出端头300，多个排出口在该流体排出端头300的长边方向上排列地形成。
流体供给端头308与供给端口305连接，与框体状的主体301内部中的与开口部304相反一侧的侧面相邻地设置。另外，在流体供给端头308排列形成的多个供给口朝向开口部304侧。
流体供给端头309与供给端口306连接，设置在框体状的主体301内部的底面的中央部。另外，在流体供给端头309排列形成的多个供给口朝向上方。
流体排出端头300与排出端口307连接，在框体状的主体301内部，与开口部304侧的侧面相邻，并且设置在比开口部304靠下方。另外，在流体排出端头300排列形成的多个排出口朝向上方。
流体供给端头308、309向主体301内供给超临界流体。另外，流体排出端头300将主体301内的超临界流体引导到主体301的外部并排出。此外，经由流体排出端头300被排出到主体301的外部的超临界流体包含从晶片W的表面溶入到超临界状态的超临界流体中的IPA液体。
在该干燥处理部7内，晶片W上所形成的图案之间的IPA液体与处于高压状态(例如，16MPa)的超临界流体接触，从而逐渐溶解于超临界流体中，在图案之间逐渐被超临界流体置换。然后，最终仅超临界流体充满于图案之间。
然后，从图案之间除去IPA液体后，将主体301内部的压力从高压状态减压至大气，由此，CO2从超临界状态变化为气体状态，图案之间仅由气体占满。像这样，图案之间的IPA液体被除去，晶片W的干燥处理结束。
(关于送出区域A5)
在送出区域A5配置有晶片载置台91、第六输送机构92和第二载置部93。晶片载置台91、第六输送机构92和第二载置部93沿着区域A1～A5的排列方向(X轴方向)依次排列。另外，晶片载置台91与单片处理区域A4相邻地配置。
在晶片载置台91上，晶片W以水平姿势被载置。第五输送机构8和第六输送机构92这两者能够到达晶片载置台91。
第六输送机构92具有保持晶片W的保持体。另外，第六输送机构92能够进行向水平方向和铅垂方向的移动和以铅垂轴为中心的旋转，使用保持体在晶片载置台91与第二载置部93之间进行晶片W的输送。第二载置部93能够载置多个承载器C。
(关于控制装置11)
基片处理系统1包括控制装置11。控制装置11例如是计算机，具有控制部12和存储部13。在存储部13保存有用于控制基片处理系统1中执行的各种处理的程序。控制部12通过读取并执行记录于存储部13中的程序来控制基片处理系统1的动作。
此外，该程序存储于计算机可读存储介质中，可以从该存储介质安装到控制装置11的存储部13。作为计算机可读存储介质例如具有硬盘(HD)、软盘(FD)、光盘(CD)、磁盘(MO)、存储卡等。
<基片处理系统1的具体的动作>
接着，参照图7说明基片处理系统1所执行的处理的步骤。图7是表示第一实施方式的基片处理系统1所执行的处理的步骤的流程图。图7所示的各处理按照控制部12的控制被执行。
如图7所示，基片处理系统1通过第二输送机构30从2个承载器C各自取出多个晶片W，由收纳于各承载器C中的多个(例如，25个)晶片W形成晶片组(步骤S101)。
参照图2说明步骤S101的处理。首先，第一输送机构21将承载器C从第一载置部20取出并载置到承载器载置台24。然后，第二输送机构30从载置在承载器载置台24的承载器C取出多个晶片W，并将取出的多个晶片W的姿势从水平姿势变更为垂直姿势，将多个晶片W载置在晶片组保持部31。通过将该动作反复2次，形成晶片组。
接着，基片处理系统1对所形成的晶片组进行前处理(步骤S102)。
具体而言，第三输送机构50从晶片组保持部31接收晶片组，并将其交接到前处理部4_1的晶片组浸渍机构42。然后，晶片组浸渍机构42使接收到的晶片组浸渍在处理槽40所存积的DHF中。之后，晶片组浸渍机构42将晶片组从处理槽40取出，浸渍在处理槽41所存积的DIW中。由此，附着在晶片W的DHF被处理槽41所存积的DIW冲洗掉。
接着，基片处理系统1对由前处理部4_1处理了的晶片组进行蚀刻处理(步骤S103)。
具体而言，第三输送机构50从前处理部4_1的晶片组浸渍机构42接收晶片组，并将其交接到蚀刻处理部4_2的晶片组浸渍机构45。然后，晶片组浸渍机构45使接收到的晶片组浸渍在处理槽43所存积的蚀刻液中。之后，晶片组浸渍机构45将晶片组从处理槽43取出并交接到第三输送机构50。接着，第三输送机构50将从晶片组浸渍机构45接收到的晶片组交接到晶片组浸渍机构46。然后，晶片组浸渍机构46使接收到的晶片组浸渍在处理槽44所存积的DIW中。由此，附着在晶片W的蚀刻液被处理槽44所存积的DIW冲洗掉。
接着，基片处理系统1对由蚀刻处理部4_2处理了的晶片组进行清洗处理(步骤S104)。
具体而言，第三输送机构50从晶片组浸渍机构46接收晶片组，并将其交接到后处理部4_3的晶片组浸渍机构49。然后，晶片组浸渍机构49使接收到的晶片组浸渍在处理槽47所存积的SC1中。之后，晶片组浸渍机构49将晶片组从处理槽47取出，并浸渍在处理槽48所存积的DIW中。由此，附着在晶片W的SC1被处理槽48所存积的DIW冲洗掉。
接着，基片处理系统1对由后处理部4_3处理了的晶片W进行液膜形成处理(步骤S105)。液膜形成处理不以晶片组为单位而以一个晶片W为单位被进行。
具体而言，第四输送机构55在处理槽48的内部从保持在晶片组浸渍机构49的晶片组中取出一个晶片W。然后，第四输送机构55使晶片W从垂直姿势变更为水平姿势后，经由送入口61(参照图3)将晶片W交接到液处理部6内的旋转吸盘205(参照图5)。
液处理部6一边使旋转吸盘205旋转，一边对晶片W的上表面和下表面供给IPA。由此，残留在晶片W的两个面的DIW被置换为IPA。另外，在晶片W的上表面形成IPA的液膜。
接着，基片处理系统1对液膜形成处理后的晶片W进行干燥处理(步骤S106)。
具体而言，第五输送机构8从液处理部6经由送出口62取出晶片W，并将取出的晶片W交接到配置在交接区域72(参照图3)的保持板302(参照图6)。接着，干燥处理部7使保持板302向处理区域71移动，将晶片W配置在主体301的内部。
接着，干燥处理部7将超临界流体供给到主体301内。由此，主体301内的压力从大气压升压至规定的第一压力。在此，第一压力是使作为超临界流体的CO2成为超临界状态的临界压力(大约7.2MPa)以上的压力，例如16MPa左右。因此，通过将超临界流体供给到主体301内，主体301内的超临界流体相变为超临界状态。然后，晶片W上的IPA开始溶入该超临界状态的超临界流体中。
之后，通过将主体301内部的压力从高压状态减压到大气压，CO2从超临界状态变化为气体状态，图案之间仅由气体占据。像这样，图案之间的IPA液体被除去，晶片W的干燥处理结束。
接着，基片处理系统1进行将干燥处理后的晶片W收纳到承载器C中的送出处理(步骤S107)。
具体而言，干燥处理部7使保持板302移动到交接区域72，第五输送机构8从保持板302接收干燥处理后的晶片W。接着，第五输送机构8将接收到的晶片W载置到晶片载置台91。然后，第六输送机构92从晶片载置台91取出晶片W，并将其收纳到载置于第二载置部93的承载器C中。
(第二实施方式)
接着，参照图8～图10，说明第二实施方式的基片处理系统的结构。图8是第二实施方式的基片处理系统的示意的平面图。另外，图9是第二实施方式的第一载置部的示意的主视图。另外，图10是第二实施方式的第二载置部的示意的主视图。此外，在图8中省略了批处理区域A2。第二实施方式的批处理区域A2是与第一实施方式的批处理区域A2同样的结构。
如图8所示，第二实施方式的基片处理系统1A在送入区域A1具有承载器送入部2A。承载器送入部2A具有第一载置部20A。第一载置部20A配置在与晶片组形成部3相邻的位置。
如图9所示，在第一载置部20A设置有多个载置台26、27、28和第七输送机构25。多个载置台26、27、28配置在第七输送机构25的两侧。在图9所示的例子中，在第七输送机构25的Y轴正方向侧，2个载置台28、1个载置台27和1个载置台26从下方起依次在高度方向(Z轴方向)上排列。另外，在图9所示的例子中，在第七输送机构25的Y轴负方向侧，3个载置台28和1个载置台26从下方起依次在高度方向上排列。
在载置台26载置从外部输送来的承载器C。载置台27与向晶片组形成部3去的送入口27a相邻，能够载置收纳有要送入晶片组形成部3的晶片W的承载器C。在载置台28例如暂时载置要被送入晶片组形成部3之前的承载器C。
第七输送机构25在多个载置台26、27、28间进行承载器C的输送。具体而言，第七输送机构25包括：沿着高度方向(Z轴方向)延伸的导轨25a；和保持承载器C的保持体25b。保持体25b能够沿着导轨25a移动。
第七输送机构25使用保持体25b来保持被载置在载置台26的承载器C，并将其向载置台27或者载置台28输送。载置在载置台27上的承载器C所收纳的多个晶片W由配置在晶片组形成部3的第二输送机构30从承载器C取出。空的承载器C由第七输送机构25向载置台26或者载置台28输送。
如上所述，在第二实施方式的基片处理系统1A中，第一载置部20A与晶片组形成部3相邻地设置，因此，能够将送入区域A1占无尘室等的占地面积的比例即占用面积抑制得较小。
另外，如图8所示，在第二实施方式的基片处理系统1A中，在单片处理区域A4配置有IF区域A3。具体而言，IF区域A3的第四输送机构55在单片处理区域A4中与液处理部6相邻地配置。
另外，在第二实施方式的基片处理系统1A中，在单片处理区域A4配置有送出区域A5的第二载置部93A。此外，第四输送机构55、液处理部6和第二载置部93A沿着X轴方向依次排列。
如图10所示，第二载置部93A设置有多个载置台94、95、96和第八输送机构97。多个载置台94、95、96配置在第八输送机构97的两侧。在图10所示的例子中，在第八输送机构97的Y轴负方向侧，3个载置台96和1个载置台95从下方起依次在高度方向(Z轴方向)上排列。另外，在图10所示的例子中，在第八输送机构97的Y轴正方向侧，2个载置台94和1个载置台95从下方起依次在高度方向上排列。
载置台94与从单片处理区域A4的送出口94a相邻，能够载置收纳有要从单片处理区域A4送出的晶片W的承载器C。在载置台95载置从外部送出的空的承载器C。在载置台96例如暂时载置要被载置到载置台94之前的空的承载器C。
第八输送机构97在多个载置台94、95、96间进行承载器C的输送。具体而言，第八输送机构97包括沿着高度方向(Z轴方向)延伸的导轨97a和保持承载器C的保持体97b。保持体97b能够沿导轨97a移动。
第八输送机构97使用保持体97b来保持载置在载置台95的空的承载器C，并将其向载置台94或者载置台96输送。载置在载置台94的承载器C中收纳由配置在单片处理区域A4的第五输送机构8处理完了的晶片W。收纳有处理完了的晶片W的承载器C由第八输送机构97输送到载置台95或者载置台96。
如上所述，在第二实施方式的基片处理系统1A中，由于第二载置部93A配置在单片处理区域A4，因此能够将基片处理系统1A占无尘室等的占地面积的比例即占用面积抑制得较小。
(第三实施方式)
接着，参照图11说明第三实施方式的基片处理系统的结构。图11是第三实施方式的基片处理系统的示意的侧视图。
如图11所示，第三实施方式的基片处理系统1B例如除了第二实施方式的基片处理系统1的结构之外，还具有承载器输送区域A6。承载器输送区域A6例如配置在送入区域A1、批处理区域A2、IF区域A3、单片处理区域A4和送出区域A5的上部。
在承载器输送区域A6配置有第九输送机构500(承载器输送机构的一例)。第九输送机构500在第一载置部20A与第二载置部93A之间输送承载器C。
第九输送机构500具有保持体501、导轨502和移动部503。保持体501保持承载器C。导轨502从第一载置部20A的上方位置延伸到第二载置部93A的上方位置。移动部503使保持体501沿着导轨502移动。
第三实施方式的基片处理系统1B，例如，使用第九输送机构500将载置在载置台26的空的承载器C从第一载置部20A向第二载置部93A输送，并载置在第二载置部93A的载置台95。从载置台26向第九输送机构500去的承载器C的移动例如可以通过第七输送机构25进行，也可以通过未图示的专用的输送机构进行。同样，从第九输送机构500向载置台95去的承载器C的移动例如可以通过第八输送机构97进行，也可以通过未图示的专用的输送机构进行。在被输送到第二载置部93A的空的承载器C中收纳有处理完了的晶片W。
另外，第三实施方式的基片处理系统1B，使用第九输送机构500，将收纳有已处理完的晶片W的承载器C从第二载置部93A向第一载置部20A输送，并载置在第一载置部20A的载置台26。载置在载置台26的承载器C被送出到基片处理系统1B的外部。
根据该基片处理系统1B，能够将第一载置部20A和第二载置部93A配置在不同的场所，并且将从外部对基片处理系统1B访问的场所集中于一处(例如，第一载置部20A)。因此，能够提高基片处理系统1B的利便性。
(其他变形例)
图12是变形例的单片处理区域A4的示意的平面图。如图12所示，在单片处理区域A4配置有多个(在此，2个)液处理部6、多个(在此，2个)干燥处理部7和多个(在此，2个)供给单元73。
液处理部6、干燥处理部7和供给单元73在第五输送机构8的Y轴正方向侧和Y轴负方向侧各配置一个。另外，液处理部6、干燥处理部7和供给单元73沿着X轴方向排列，并且从X轴负方向侧起依次配置。
另外，第四输送机构55配置在IF区域A3的中央。由此，第四输送机构55能够容易地访问2个液处理部6。此外，液处理部6在与第五输送机构8相对的位置设置有送入送出口63，第四输送机构55经由该送入送出口63将晶片W送入到液处理部6。
如上所述，在单片处理区域A4可以将液处理部6和干燥处理部7设置多个。另外，液处理部6和干燥处理部7也可以沿着区域A1～A5的排列方向排列。
在上述的实施方式中，作为批处理部所进行的处理，例示了使用含有磷酸等的蚀刻液来蚀刻晶片W的蚀刻处理等，但是，批处理部所进行的处理不限于例示的蚀刻处理等。另外，在上述的实施方式中，作为单片处理部所进行的处理，例示了使用干燥用处理液的液膜形成处理和使用超临界流体的干燥处理，但是，单片处理部所进行的处理不限于上述液膜形成处理和干燥处理。例如，单片处理部所进行的处理可以使用药液、冲洗液、功能水等的处理液来处理晶片W。另外，在上述的实施方式中，列举了在液处理部6之外的干燥处理部7中进行干燥处理的情况的例子，但是，例如也可以在液处理部6中使晶片W高速地旋转，来使晶片W干燥。
在上述的实施方式中，表示了送入区域A1、批处理区域A2、IF区域A3、单片处理区域A4和送出区域A5呈直线状配置的情况的例子，但是，区域A1～A5的配置并不一定需要为直线状。例如，送入区域A1、批处理区域A2、IF区域A3、单片处理区域A4和送出区域A5也可以呈L字状配置，还可以呈U字状配置。
如上述那样，实施方式的基片处理系统(作为一例，基片处理系统1、1A、1B)具有送入部(作为一例，送入区域A1)、批处理部(作为一例，前处理部4_1、蚀刻处理部4_2、后处理部4_3)、单片处理部(作为一例，液处理部6、干燥处理部7)、接口部(作为一例，第四输送机构)和送出部(作为一例，送出区域A5)。送入部包含能够载置收纳有多个基片(作为一例，晶片W)的承载器(作为一例，承载器C)的第一载置部(作为一例，第一载置部20、20A)。批处理部对包含多个基片的基片组一并地进行处理。单片处理部对基片组中所含的基片逐个地进行处理。接口部在批处理部与单片处理部之间逐个地交接基片。送出部包含能够载置收纳由单片处理部处理了的基片的承载器的第二载置部(作为一例，第二载置部93、93A)。另外，送入部、批处理部、接口部、单片处理部和送出部依次排列。因此，在具有批处理部和单片处理部这两者的基片处理系统中，能够提高基片的输送控制的容易性。
实施方式的基片处理系统还可以具有对批处理部输送基片组的晶片组输送机构(作为一例，第三输送机构50)。另外，接口部能够将由晶片组输送机构输送到批处理部且由批处理部处理了的基片组中所含的一个基片，从批处理部取出并输送到单片处理部。
实施方式的基片处理系统可以具有多个批处理部。多个批处理部可以包含：第一批处理部(作为一例，蚀刻处理部4_2)；与接口部相邻，对由第一批处理部处理了的基片组一并地进行处理的第二批处理部(作为一例，后处理部4_3)。另外，可以是晶片组输送机构能够将基片组从第一批处理部取出并输送到第二批处理部，接口部能够从第二批处理部取出一个基片并将该基片输送到单片处理部。
如上所述，实施方式的晶片组输送机构不需要进行从批处理部向单片处理部去的基片的输送。因此，能够使基片的输送控制容易化。
实施方式的基片处理系统可以具有能够将由单片处理部处理后的基片输送到送出部的单片输送机构(作为一例，第五输送机构8)。
单片处理部可以包括：设置在与接口部相对的位置的用于送入基片的送入口(作为一例，送入口61)；和设置在与单片输送机构相对的位置的用于送出基片的送出口(作为一例，送出口62)。由此，能够有效地进行晶片相对于单片处理部的送入和送出。
实施方式的基片处理系统也可以具有多个单片处理部。多个单片处理部可以包含：第一单片处理部(作为一例，液处理部6)，其中，基片从接口部被送入第一单片处理部；和第二单片处理部(作为一例，干燥处理部7)，其对由第一单片处理部处理了的基片进行处理。在该情况下，可以是单片输送机构将基片从第一单片处理部取出并输送到第二单片处理部，之后再将基片从第二单片处理取出并输送到送出部。
实施方式的基片处理系统可以具有能够从第一载置部向第二载置部输送承载器的承载器输送机构(作为一例，第九输送机构500)。另外，承载器输送机构还能够将收纳有由批处理部和单片处理部处理了的基片的承载器，从第二载置部输送到第一载置部。由此，能够提高基片处理系统的利便性。
说明书公开的实施方式在所有的方面都是例示而不应该认为是限定性的。实际上，上述实施方式能够通过多种的方式实现。另外，上述实施方式在不脱离附加的权利要求书及其主旨的情况下，能够通过各种的方式省略、置换、变更。

Claims (11)

1.一种基片处理系统，其特征在于，具有：
送入部，其包含能够载置承载器的第一载置部，该承载器收纳多个基片；
批处理部，其对包含多个所述基片的基片组一并地进行处理；
单片处理部，其对所述基片组中所含的所述基片逐个地进行处理；
接口部，其在所述批处理部与所述单片处理部之间逐个地交接所述基片；和
送出部，其包含能够载置承载器的第二载置部，该承载器收纳由所述单片处理部处理了的基片，
所述送入部、所述批处理部、所述接口部、所述单片处理部和所述送出部依次排列。
2.如权利要求1所述的基片处理系统，其特征在于：
具有对所述批处理部输送所述基片组的基片组输送机构，
所述接口部能够将由所述基片组输送机构输送到所述批处理部且由所述批处理部处理了的所述基片组中所含的一个所述基片，从所述批处理部取出并输送到所述单片处理部。
3.如权利要求2所述的基片处理系统，其特征在于：
具有多个所述批处理部，
多个所述批处理部包含：
第一批处理部；和
第二批处理部，其与所述接口部相邻，对由所述第一批处理部处理了的所述基片组一并地进行处理，
所述基片组输送机构能够将所述基片组从所述第一批处理部取出并输送到所述第二批处理部，
所述接口部能够从所述第二批处理部取出一个所述基片并将该基片输送到所述单片处理部。
4.如权利要求1～3中任一项所述的基片处理系统，其特征在于：
具有单片输送机构，其能够将由所述单片处理部处理后的所述基片输送到所述送出部。
5.如权利要求4所述的基片处理系统，其特征在于：
所述单片处理部具有：
设置在与所述接口部相对的位置的用于送入所述基片的送入口；和
设置在与所述单片输送机构相对的位置的用于送出所述基片的送出口。
6.如权利要求5所述的基片处理系统，其特征在于：
具有多个所述单片处理部，
多个所述单片处理部包含：
第一单片处理部，所述基片从所述接口部被送入所述第一单片处理部；和
第二单片处理部，其对由所述第一单片处理部处理了的所述基片进行处理，
所述单片输送机构能够将所述基片从所述第一单片处理部取出并输送到所述第二单片处理部，之后再将所述基片从所述第二单片处理取出并输送到所述送出部。
7.如权利要求6所述的基片处理系统，其特征在于：
所述第二单片处理部隔着所述单片输送机构配置在与所述第一单片处理部相反一侧。
8.如权利要求6所述的基片处理系统，其特征在于：
所述第一单片处理部和所述第二单片处理部沿着所述送入部、所述批处理部、所述接口部、所述单片处理部和所述送出部的排列方向排列。
9.如权利要求6所述的基片处理系统，其特征在于：
所述第一单片处理部是在所述基片的表面形成液膜的液处理部，
所述第二单片处理部是使在所述表面形成有液膜的所述基片与超临界流体接触而使所述基片干燥的干燥处理部。
10.如权利要求1～3、5～9中任一项所述的基片处理系统，其特征在于：
具有能够从所述第一载置部向所述第二载置部输送所述承载器的承载器输送机构。
11.如权利要求1～3、5～9中任一项所述的基片处理系统，其特征在于：
所述承载器输送机构能够将收纳有由所述批处理部和所述单片处理部处理了的所述基片的所述承载器，从所述第二载置部输送到所述第一载置部。
CN202122255775.1U 2020-09-30 2021-09-17 基片处理系统 Active CN216389270U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-166356 2020-09-30
JP2020166356A JP2022057884A (ja) 2020-09-30 2020-09-30 基板処理システム

Publications (1)

Publication Number Publication Date
CN216389270U true CN216389270U (zh) 2022-04-26

Family

ID=81045147

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202122255775.1U Active CN216389270U (zh) 2020-09-30 2021-09-17 基片处理系统
CN202111091306.9A Pending CN114334710A (zh) 2020-09-30 2021-09-17 基片处理系统

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202111091306.9A Pending CN114334710A (zh) 2020-09-30 2021-09-17 基片处理系统

Country Status (3)

Country Link
JP (1) JP2022057884A (zh)
KR (1) KR20220044111A (zh)
CN (2) CN216389270U (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2024029982A (ja) * 2022-08-23 2024-03-07 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置
JP2024044507A (ja) * 2022-09-21 2024-04-02 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置
JP2024046366A (ja) * 2022-09-22 2024-04-03 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置
JP2024046367A (ja) * 2022-09-22 2024-04-03 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4455291B2 (ja) 2004-11-18 2010-04-21 東京エレクトロン株式会社 処理システム

Also Published As

Publication number Publication date
JP2022057884A (ja) 2022-04-11
KR20220044111A (ko) 2022-04-06
CN114334710A (zh) 2022-04-12

Similar Documents

Publication Publication Date Title
CN216389270U (zh) 基片处理系统
JP7113949B2 (ja) 基板処理装置
KR20120133965A (ko) 기판처리장치 및 기판처리방법
CN114334711A (zh) 基片处理系统和基片输送方法
JP2018093063A (ja) 基板処理装置の洗浄方法および基板処理装置の洗浄システム
JP2020096058A (ja) 基板処理装置および処理液濃縮方法
JP7361865B2 (ja) 基板処理システム
JP2018207076A (ja) 基板処理装置
JP6956924B2 (ja) 基板処理装置および基板処理方法
TWI811374B (zh) 基板處理裝置及處理液再利用方法
CN109585337B (zh) 基板处理装置、基板处理方法以及存储介质
WO2021112022A1 (ja) 基板処理装置および基板処理方法
JP2021064748A (ja) 基板処理装置および装置洗浄方法
KR20210120849A (ko) 기판 처리 방법 및 기판 처리 장치
KR102550896B1 (ko) 기판 처리 장치
US20220359233A1 (en) Substrate processing apparatus and substrate processing method
CN118116837A (zh) 基片处理装置和基片处理方法
TW202302235A (zh) 基板處理裝置及基板處理方法
KR20230168139A (ko) 기판 처리 장치 및 기판 처리 방법
CN116741621A (zh) 基板处理方法和基板处理系统

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant