CN215866992U - 一种测试座 - Google Patents

一种测试座 Download PDF

Info

Publication number
CN215866992U
CN215866992U CN202122092610.7U CN202122092610U CN215866992U CN 215866992 U CN215866992 U CN 215866992U CN 202122092610 U CN202122092610 U CN 202122092610U CN 215866992 U CN215866992 U CN 215866992U
Authority
CN
China
Prior art keywords
test
probe
interface
module
socket
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202122092610.7U
Other languages
English (en)
Inventor
田龙
王青秀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hosin Global Electronics Co Ltd
Original Assignee
Hosin Global Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hosin Global Electronics Co Ltd filed Critical Hosin Global Electronics Co Ltd
Priority to CN202122092610.7U priority Critical patent/CN215866992U/zh
Application granted granted Critical
Publication of CN215866992U publication Critical patent/CN215866992U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

本申请公开了一种测试座,包括:第一座体,用于定位待测试模块,其中,所述待测试模块包括连接焊点和测试焊点;第二座体,可打开或闭合地与所述第一座体连接,所述第二座体上设置有接口探针和测试探针,并且当所述第二座体与所述第一座体闭合时,所述接口探针与所述连接焊点连接,所述测试探针与所述测试焊点连接。采用本申请的测试座可以实现待测试模块的定位和待测试模块与外部电路的连接,不需手工焊接引线以及磨去封装层,提高了操作便捷性和测试效率。

Description

一种测试座
技术领域
本申请涉及电路板测试技术领域,具体涉及一种测试座。
背景技术
一体化封装结构的U盘是由UDP(USB Disk in Package,USB磁盘封装)板与连接器组成。
对一体化封装结构的U盘进行功能测试时,需要去除UDP板上的连接器,并且要将外部的封装胶体磨去,暴露出内部的引脚(Pin),然后通过焊接引线连接至外部电路,进行功能测试。
由于UDP板的尺寸较小,无论是磨去封装层还是后续的焊接引线,操作都非常不方便,而且测试效率低。
实用新型内容
鉴于此,本申请提供一种测试座,以解决现有的一体化封装结构的U盘的UDP板测试操作不便和测试效率低的问题。
本申请实施例提供一种测试座,包括:第一座体,用于定位待测试模块,其中,所述待测试模块包括连接焊点和测试焊点;第二座体,可打开或闭合地与所述第一座体连接,所述第二座体上设置有接口探针和测试探针,并且当所述第二座体与所述第一座体闭合时,所述接口探针与所述连接焊点连接,所述测试探针与所述测试焊点连接。
可选的,所述测试座还包括连接线,所述连接线与所述连接接口电连接,用于连接外部电路,以使所述待测试模块工作。
可选的,所述测试座还包括传输线,所述传输线与所述传输接口电连接,用于向外部测试板传输接收到的所述待测试模块的测试信号。
可选的,所述测试座还包括连接接口,与所述连接线电连接。
可选的,所述测试座还包括传输接口,与所述传输线电连接。
可选的,所述接口探针排列成至少一排,所述接口探针的排列方式与所述连接焊点的排列方式相一致。
可选的,所述接口探针数量为9个,所述连接焊点为USB引脚,所述接口探针与所述连接焊点对应连接。
可选的,所述接口探针数量为12个,所述连接焊点为Type-C引脚,所述接口探针与所述连接焊点对应连接。
可选的,所述测试探针包括至少一种测试探针,用于传输所述待测试模块的至少一种测试信号。
可选的,所述测试探针通过所述连接焊点连接所述待测试模块的使能信号端子,以将使能信号接地。
可选的,所述接口探针与所述第二座体活动电连接,和/或所述测试探针与所述第二座体活动电连接。
可选的,所述第二座体包括探针接口凹槽,所述探针接口凹槽用于插拔固定所述接口探针和/或所述测试探针。
可选的,所述第一座体上设置有凹槽,用于定位所述待测试模块,所述第二座体上设置有弹性件,所述弹性件为弹性材料制作的弹性块,并且当所述第二座体与所述第一座体闭合时,所述弹性件位于所述凹槽中。
可选的,所述第二座体与所述第一座体铰接。
本申请实施例的测试座,用于测试待测试模块,其中,待测试模块包括连接焊点和测试焊点。测试时,将待测试模块定位在第一座体上,然后将第二座体与第一座体闭合,使得第二座体上的接口探针与连接焊点连接,测试探针与测试焊点连接,外部电路通过连接线将信号依次传输至接口探针、连接焊点,使待测试模块工作,测试模块工作时的信号依次传输至测试焊点、测试探针以及传输线,最终传输给外部的测试板,外部的测试板可以对待测试模块进行相应的电性能测试。整个测试过程可以通过测试座完成对待测试模块的定位和待测试模块与外部电路的连接,不需手工焊接引线以及磨去封装层,可以增加操作的方便性,以及以提高测试效率。
附图说明
为了更清楚地说明本申请实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本申请实施例示出的一种测试座的结构示意图;
图2是本申请实施例示出的一种可活动探针的测试座示意图;
图3是本申请实施例示出的一种待测试模块的立体结构示意图;
图4是图2示出的一种待测试模块的剖视结构示意图。
具体实施方式
下面通过实施例对本申请的技术方案进行清楚、完整地描述,显然,所描述的实施例仅是本申请一部分实施例,而非全部实施例。在不冲突的情况下,下述各个实施例及其技术特征可以相互组合。
现有的一体化封装结构的U盘在进行功能测试时,需要去除UDP板上的连接器,并且要将外部的封装胶体磨去,暴露出内部的引脚(Pin),然后通过焊接引线连接至外部电路,进行功能测试,无论是磨去封装层还是后续的焊接引线,操作都非常不方便,而且测试效率低。
本申请实施例提供一种测试座100,可以增加对一体化封装结构的U盘进行功能测试操作的方便性,以及以提高测试效率。该测试座100的结构示意图如图1所示,包括第一座体1、第二座体2、连接线3和传输线4,该测试座100用于对待测试模块5进行功能测试。待测试模块5可以是黑胶体U盘,其结构示意图如图2所示,待测试模块5包括连接焊点51和测试焊点52。在一个实施例中,参考图3,待测试模块5还包括基板53、元件54和将元件54进行封装的封装层55。其中,元件54可以包括控制芯片54A、闪存芯片54B、被动元件54C等等。元件54位于基板53的顶面,连接焊点51和测试焊点52位于基板53的底面,用于对待测试模块5进行功能测试。
第一座体1用于定位待测试模块5。例如,在一些实施例中,待测试模块5可以通过粘贴的方式,定位在第一座体1上;也可以将待测试模块5放置在治具中,通过在第一座体1上设置真空吸附装置吸附治具来实现对待测试模块5的定位;本申请对具体如何实现待测试模块5在第一座体1上的定位不做限定。
第二座体2可打开或闭合地与第一座体1连接。在一些实施例中,第二座体2可以独立于第一座体1,并通过定位结构闭合至第一座体1上。例如,在一个实施例中,在第一座体1上设置至少两个定位孔,在第二座体2上设置相应数量的定位柱,第一座体1与第二座体2闭合时通过定位孔和定位柱的配合进行定位。第二座体2还可以通过铰接的方式与第一座体1连接,两者形成翻盖式结构,从而使第二座体2相对第一座体1可打开或者闭合。第二座体2上还设置有接口探针21和测试探针22,并且当第二座体2与第一座体1闭合时,接口探针21与连接焊点51连接,测试探针22与测试焊点52连接。
可以理解的是,第二座体2与第一座体1闭合后,两者之间存在着固定的组装定位关系,从而在第二座体2与第一座体1闭合后,使得接口探针21抵接到连接焊点51实现电连接,测试探针22抵接到测试焊点52实现电连接。
连接线3与接口探针21电连接,用于连接外部电路,以使待测试模块5工作。在一个实施例中,外部电路可以是主机,通过主机驱动待测试模块5工作。
传输线4与测试探针22电连接,用于向外部传输接收到的待测试模块5的测试信号。在一个实施例中,传输线4与外部的测试板电连接,当待测试模块5处于工作状态时,传输线4通过测试测试探针22和测试焊点52获取相应的电平信号,并传输至外部的测试板,测试板根据传输线4导出的电平信号进行测试。
本申请实施例的测试座100,在用于测试待测试模块5时,将待测试模块5定位在第一座体1上,然后将第二座体2与第一座体1闭合,使得第二座体2上的接口探针21与连接焊点51连接,测试探针22与测试焊点52连接,外部电路(例如主机)通过连接线3将信号依次传输至接口探针21、连接焊点51,使待测试模块5工作,测试模块5工作时的信号依次传输至测试焊点52、测试探针22以及传输线4,最终传输给外部的测试板,测试板进行相应的电性能测试(如电流测试、电压测试、debug测试等)。整个测试过程可以通过测试座100完成对待测试模块5的定位和与外部电路的连接,不需手工焊接引线以及磨去封装层,提高了测试操作的便捷性和测试效率。
在一些实施例中,参考图1,连接线3的一端可以固定于第二座体2上,并与接口探针21电连接,另一端与连接接口31电连接,连接接口31可以是USB插头,连接接口31可以与主机端电连接。或者连接接口31可以固定在第二座体2上,连接线3可以是第二座体内部的连接电路,连接线3的一端与接口探针21电连接,另一端与连接接口31电连接。在一些实施例中,传输线4的一端可以固定于第二座体2上,并与测试探针22电连接,另一端与传输接口41电连接,传输接口41可以是排线头或杜邦线头,传输接口可以与外部测试板电连接。或者传输接口41可以固定在第二座体2上,传输线3可以是第二座体内部的传输电路,传输线4的一端与测试探针22电连接,另一端与传输接口41电连接。
本实施例的测试座100,连接线3和传输线4通过标准化的接口与外部电路连接,不需要在待测试模块5上进行人工焊接引线,操作方便,效率更高。
在一些实施例中,接口探针21均排列成至少一排,接口探针21的排列方式与连接焊点51的排列方式相一致。例如,接口探针21可以设置成对应USB3.0接口类型的一排9个探针,也可以设置成对应Type-C接口类型的一排12个探针,又或者可以设置成同时对应USB3.0和Type-C两种接口类型的两排探针。参考图2,待测试模块5的接口类型可以是USB3.0,该接口类型包括9个连接焊点51A,按照顺序分别为:GND、SSTX-,SSTX+,D+,GND,D-,SSRX-,SSRX+,VCC,接口探针21相应地排列设置成一排,该一排上具有9个探针,并且接口探针21之间的间距与USB3.0的连接焊点51之间的间距相对应,例如,接口探针VCC对应连接焊点VCC,接口探针SSRX+对应连接焊点SSRX+等等。待测试模块5的接口类型也可以是Type-C,该接口类型包括12个连接焊点51B,接口探针21相应地设置12个,并且接口探针21之间的间距与Type-C的连接焊点51之间的间距相对应。
本申请上述实施例,通过设置至少一排接口探针21,可以增加测试座100对不同接口的待测试模块5的适用性。
同理,在一些实施例中,测试探针22可以包括至少一种测试探针22,用于传输待测试模块5的至少一种测试信号。待测试模块5包括测试焊点,该测试焊点52与使能信号端子电连接,由此测试探针22可以连接待测试模块5上的debug测试焊点而与使能信号端子连接,以将使能信号接地,在对待测试模块的内部信息状态进行读取,进行待测试模块的故障排除。
在一些实施例中,参考图2,第二座体2上的探针可以与座体活动电连接,并且在第二座体2上具有探针接口凹槽24,探针可以安装到该探针接口凹槽24中,与第二座体电连接。例如在测试USB模块时,接口探针21可以与图3中51A焊点的位置对应放置,并与第二座体插拔电连接,将接口探针插入所述探针接口凹槽24并固定。而当测试模块为Type-C模块时,参见图3,可将接口探针拔出,根据测试模块的连接焊点51B插入对应的探针接口凹槽24,进而连接待测试模块。
本实施例中的探针与座体间可活动地电连接,可以选择性地安装需要的接口探针和/或测试探针,从而使在测试座上进行的测试更加灵活。
在一些实施例中,第一座体1上可以设置凹槽11,用于定位待测试模块5。测试时,可以直接将待测试模块5放置入凹槽11中进行定位,也可以根据待测试模块5制作对应的治具,将治具放入凹槽11中,从而实现对待测试模块5进行定位。该方法可以提高测试座100的通用性,不用针对每种待测试模块5去加工相应的第一座体1,只用更换治具即可。在一些实施例中,第二座体2上设置有弹性件23,并且当第二座体2与第一座体1闭合时,弹性件23位于凹槽11中。即当对待测试模块5进行测试时,第二座体2与第一座体1闭合后,弹性件23会抵接在待测试模块5上,对待测试模块5进行固定。在一些实施例中,该弹性件23可以是弹片,弹片抵接到待测试模块5后受力变形,对待测试模块5进行固定;第二座体2相对第一座体1打开后,受力解除,弹片可恢复形变。弹性件23还可以是弹性材料制作的弹性块,例如弹性橡胶或者海绵材料。弹性材料制作的弹性块与待测试模块5为软接触,可以避免对待测试模块5造成划伤,以及防止测试模块5受力过大,使元件被挤压造成虚焊。
本申请上述实施例,通过设置凹槽11和弹性件23,可以对待测试模块5进行准确定位和固定,使接口探针21和测试探针22分别与连接焊点51和测试焊点52准确对位并保持良好的接触,提高测试的可靠性。
在一些实施例中,还可以在第一座体1上设置标记12,该标记12用于指示待测试模块5的放置方向,起到防呆作用。标记12可以设置在凹槽11的底部,也可以靠近凹槽11的一边进行设置,能够指示待测试模块5的放置方向即可。在一些实施例中,标记12可以是箭头标记,也可以是待测试模块5的简略图,用以指示待测试模块5的放置方向。标记12还可以是刻度线,刻度线可以是印刷线或者雕刻的线槽等,刻度线与凹槽11的对称轴错开设置,若刻度线设置在与凹槽11的对称轴上,则难以起到指示待测试模块5的放置方向的作用,因此,刻度线最好是与凹槽11的对称轴不重合。
本申请上述实施例,通过在第一座体1上设置标记12以指示待测试模块5的放置方向,提高了测试座100的使用便捷性。
以上所述仅为本申请的实施例,并非因此限制本申请的专利范围,凡是利用本申请说明书及附图内容所作的等效结构,例如各实施例之间技术特征的相互结合,或直接或间接运用在其他相关的技术领域,均同理包括在本申请的专利保护范围内。

Claims (12)

1.一种测试座,其特征在于,包括:
第一座体,用于定位待测试模块,其中,所述待测试模块包括连接焊点和测试焊点;
第二座体,可打开或闭合地与所述第一座体连接,所述第二座体上设置有接口探针和测试探针,并且当所述第二座体与所述第一座体闭合时,所述接口探针与所述连接焊点连接,所述测试探针与所述测试焊点连接。
2.根据权利要求1所述的测试座,其特征在于,所述测试座还包括连接线,所述连接线与所述接口探针电连接,用于连接外部电路,以使所述待测试模块工作。
3.根据权利要求1所述的测试座,其特征在于,所述测试座还包括传输线,所述传输线与所述测试探针电连接,用于向外部测试板传输接收到的所述待测试模块的测试信号。
4.根据权利要求1所述的测试座,其特征在于,所述接口探针排列成至少一排,所述接口探针的排列方式与所述连接焊点的排列方式相一致。
5.根据权利要求4所述的测试座,其特征在于,所述接口探针数量为九个,所述连接焊点为USB引脚,所述接口探针与所述连接焊点对应连接。
6.根据权利要求4所述的测试座,其特征在于,所述接口探针数量为十二个,所述连接焊点为Type-C引脚,所述接口探针与所述连接焊点对应连接。
7.根据权利要求1所述的测试座,其特征在于,所述测试探针包括至少一种类型,用于传输所述待测试模块的至少一种测试信号。
8.根据权利要求7所述的测试座,其特征在于,所述测试探针通过所述连接焊点连接所述待测试模块的使能信号端子,以将使能信号接地。
9.根据权利要求1所述的测试座,其特征在于,所述接口探针与所述第二座体活动电连接,和/或所述测试探针与所述第二座体活动电连接。
10.根据权利要求1所述的测试座,其特征在于,所述第二座体包括探针接口凹槽,所述探针接口凹槽用于插拔固定所述接口探针和/或所述测试探针。
11.根据权利要求1所述的测试座,其特征在于,所述第二座体与所述第一座体铰接。
12.根据权利要求1至11任一项所述的测试座,其特征在于,所述第一座体上设置有凹槽,用于定位所述待测试模块;
所述第二座体上设置有弹性件,所述弹性件为弹性材料制作的弹性块,并且当所述第二座体与所述第一座体闭合时,所述弹性件位于所述凹槽中。
CN202122092610.7U 2021-08-31 2021-08-31 一种测试座 Active CN215866992U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202122092610.7U CN215866992U (zh) 2021-08-31 2021-08-31 一种测试座

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202122092610.7U CN215866992U (zh) 2021-08-31 2021-08-31 一种测试座

Publications (1)

Publication Number Publication Date
CN215866992U true CN215866992U (zh) 2022-02-18

Family

ID=80244782

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202122092610.7U Active CN215866992U (zh) 2021-08-31 2021-08-31 一种测试座

Country Status (1)

Country Link
CN (1) CN215866992U (zh)

Similar Documents

Publication Publication Date Title
US6091251A (en) Discrete die burn-in for nonpackaged die
US4899107A (en) Discrete die burn-in for nonpackaged die
US6847218B1 (en) Probe card with an adapter layer for testing integrated circuits
JP2005010147A (ja) 検査機能付きモジュール及びその検査方法。
JP4334473B2 (ja) オープン/ショートテスタのためのマルチソケット基盤
US6489791B1 (en) Build off self-test (Bost) testing method
US7676714B2 (en) Extender strip and test assembly for testing memory card operation
CN215866992U (zh) 一种测试座
US4661921A (en) Adapter for simultaneous use of logic analyzer and in circuit emulator
US7685478B2 (en) Method of testing memory card operation
KR101718852B1 (ko) 플랙시블 컨택복합체를 갖는 테스트용 소켓
US11357106B2 (en) Memory system
JPH09320720A (ja) 接続装置
CN219778530U (zh) 芯片测试工装
CN216285579U (zh) 用于EMCP移动终端的eMMC测试电路板和测试组件
KR100522753B1 (ko) 모듈형 ic 소켓
KR200260959Y1 (ko) 웨이퍼 검사용 프로브 장치
CN217213013U (zh) 芯片测试结构以及芯片测试系统
JPH0566243A (ja) Lsi評価用治具
KR100936057B1 (ko) 외장형 메모리 카드용 실장검사 장치
US20050194984A1 (en) Testing apparatus and testing method
JPH09223725A (ja) 半導体装置
CN113391135A (zh) 一种nfc测试设备
US6998860B1 (en) Method for burn-in testing semiconductor dice
CN114624568A (zh) 失效分析装置

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant