CN214623448U - 一种高抗干扰性能的ldo - Google Patents

Abstract

本实用新型公开了一种高抗干扰性能的LDO，包括误差放大器、第一分压电阻、第二分压电阻、第一MOS管和第二MOS管。误差放大器的正向输入端与参考电压连接，负向输入端与第一分压电阻的一端和第二分压电阻的一端连接，输出端经由补偿网络与第二分压电阻的另一端连接。第一分压电阻的另一端接地。误差放大器的输出端还与第一MOS管的栅极相连。第一MOS的源极连接至输入电压，漏极连接至第二MOS的源极。第二MOS的栅极连接驱动电压信号，漏极连接至第二分压电阻的另一端口。LDO的输出端从第二分压电阻的另一端引出。本实用新型在主通路上多串联一个PMOS管，可以实现很高的抗干扰能力，而且不需要大幅增加LDO的开环增益以及带宽，以节省电路的电流和面积。

Description

一种高抗干扰性能的LDO

技术领域

本发明涉及电子电路，尤其涉及一种高抗干扰性能的LDO(Low Dropoutregulator，低压差线性稳压器)。

背景技术

LDO是一种线性稳压器，使用在其饱和区域内运行的或场效应管(FET)，从应用的输入电压中减去超额的电压，产生经过调节的输出电压。现有LDO中存在抗干扰性能不足的问题，制约了LDO在特定领域的应用。

发明内容

发明目的：为克服现有技术中的问题，本实用新型旨在提供一种高抗干扰性能的LDO。

技术方案：本实用新型公开了一种高抗干扰性能的LDO。该LDO包括误差放大器、第一分压电阻、第二分压电阻、第一MOS管和第二MOS管。所述误差放大器的正向输入端与参考电压连接，负向输入端与第一分压电阻的一端和第二分压电阻的一端连接，输出端经由补偿网络与第二分压电阻的另一端连接。第一分压电阻的另一端接地。所述误差放大器的输出端还与第一MOS管的栅极相连。所述第一MOS管的源极连接至输入电压，漏极连接至第二MOS管的源极。所述第二MOS管的栅极连接驱动电压信号，漏极连接至所述第二分压电阻的所述另一端口。所述LDO的输出端从所述第二分压电阻的所述另一端引出。

进一步地，所述第一MOS管和第二MOS管均为PMOS。

进一步地，所述第一MOS管为低压管。所述第二MOS管为高压管。

进一步地，所述误差放大器包括第三MOS管、第四MOS管、第五MOS管、第六MOS管。第三MOS管和第四MOS管的源极均连接至电流源。第三MOS 管和第四MOS管的栅极分别引出作为所述误差放大器的正向输入端和反向输入端。第三MOS管的漏极、第五MOS管的漏极和栅极以及第六MOS管的栅极连接于第一节点。第四MOS管和第六MOS管的漏极连接于第二节点。第五MOS 管和第六MOS管的源极均接地。所述第二节点引出作为所述误差放大器的输出端。

进一步地，第三MOS管M3和第四MOS管M4为PMOS管；第五MOS管 M5和第六MOS管M6为NMOS管。

进一步地，所述补偿网络包括第七MOS管、第八MOS管、第九MOS管、第十MOS管、第十一MOS管、第三分压电阻、电容。所述第三分压电阻的一端和第十MOS管的栅极连接至所述误差放大器的输出端。所述第三分压电阻的另一端、所述第七MOS管的漏极和栅极以及第八MOS管的栅极连接于第三节点。第七MOS管、第八MOS管和第十MOS管的源极接地。第八MOS管的漏极连接至第九MOS管的漏极。第九MOS管的栅极、第十一MOS管的栅极和漏极以及第十MOS管的漏极连接至第四节点，所述第四节点连接至所述LDO的输出端。第九MOS管的源极和第十一MOS管的源极均连接至外部电源。

进一步地，第九MOS管M9和第十一MOS管M11为PMOS管，第七MOS 管M7、第八MOS管M8和第十MOS管M10均为NMOS管。

有益效果：本发明与现有技术相比，其优点为：

(1)在主通路上多串联一个PMOS管，可以实现较高的PSRR，而且不需要大幅增加LDO的开环增益以及带宽，从而节省电路的电流和面积，也使得环路补偿比较容易实现。

(2)串联的PMOS管的gate驱动电压信号PISO是随着VIN变化可以快速跟随变化的，当VIN上有高频大幅度电压扰动时，不需要在PGATE和VIN之间连接一个大容量电容，就可以实现很高的抗干扰能力。

(3)更适用于VIN是高压的场合，上面的P管采用低压管，下面的P管采用高压管，由于低压管可以做在高压环里，而且本身需要的电路面积不大。在驱动同样负载电流的情况下，和只使用一个PMOS管的传统LDO架构相比，管子面积并不会大幅增大。

附图说明

图1是本实用新型一个实施例的结构示意图；

图2为本实用新型一个实施例中误差放大器的电路示意图；

图3为本实用新型一个实施例中补偿网络的电路示意图。

具体实施方式

如图1，本实施例中的高抗干扰性能的LDO包括误差放大器、第一分压电阻R1、第二分压电阻R2、第一MOS管M1和第二MOS管M2。误差放大器的正向输入端与参考电压VREF连接，负向输入端与第一分压电阻R1的一端和第二分压电阻R2的一端连接，输出端经由补偿网络与第二分压电阻R2的另一端连接。第一分压电阻R1的另一端接地。误差放大器的输出端还与第一MOS管 M1的栅极相连。第一MOS管M1的源极连接至输入电压VIN，漏极连接至第二MOS管M2的源极。第二MOS管M2的栅极连接驱动电压信号PISO，漏极连接至第二分压电阻的另一端口。LDO的输出端VOUT从第二分压电阻R2的另一端引出。其中，第一MOS管M1和第二MOS管M2均为PMOS，且第一 MOS管M1为低压管，第二MOS管M2为高压管。

如图2，误差放大器包括第三MOS管M3、第四MOS管M4、第五MOS 管M5、第六MOS管M6。第三MOS管M3和第四MOS管M4的源极均连接至电流源。第三MOS管M3和第四MOS管M4的栅极分别引出作为误差放大器的正向输入端和反向输入端。第三MOS管M3的漏极、第五MOS管M5的漏极和栅极以及第六MOS管M6的栅极连接于第一节点N1。第四MOS管M4和第六MOS管M6的漏极连接于第二节点N2。第五MOS管M5和第六MOS管 M6的源极均接地。第二节点N2引出作为误差放大器的输出端。第三和第四MOS 管M3和M4为PMOS管；第五和第六MOS管M5和M6为NMOS管。

如图3，补偿网络包括第七MOS管M7、第八MOS管M8、第九MOS管 M9、第十MOS管M10、第十一MOS管M11、第三分压电阻R3、电容。第三分压电阻R3的一端和第十MOS管M10的栅极连接至误差放大器的输出端。第三分压电阻R3的另一端、第七MOS管M7的漏极和栅极以及第八MOS管M8 的栅极连接于第三节点N3。第七MOS管M7、第八MOS管M8和第十MOS管 M10的源极接地。第八MOS管M8的漏极连接至第九MOS管M9的漏极。第九MOS管M9的栅极、第十一MOS管M11的栅极和漏极以及第十MOS管M10 的漏极连接至第四节点N4，第四节点N4连接至LDO的输出端VOUT。第九 MOS管M9的源极和第十一MOS管M11的源极均连接至外部电源VCC。第九和第十一MOS管M9和M11为PMOS管，第七、第八和第十MOS管M7、M8 和M10均为NMOS管。

在其他实施例中，补偿网络也可以根据实际情况作出其他调整。

Claims (7)

1.一种高抗干扰性能的LDO，其特征在于，包括误差放大器、第一分压电阻(R1)、第二分压电阻(R2)、第一MOS管(M1)和第二MOS管(M2)；所述误差放大器的正向输入端与参考电压(VREF)连接，负向输入端与第一分压电阻(R1)的一端和第二分压电阻(R2)的一端连接，输出端经由补偿网络与第二分压电阻(R2)的另一端连接；第一分压电阻(R1)的另一端接地；所述误差放大器的输出端还与第一MOS管(M1)的栅极相连；所述第一MOS管(M1)的源极连接至输入电压(VIN)，漏极连接至第二MOS管(M2)的源极；所述第二MOS管(M2)的栅极连接驱动电压信号(PISO)，漏极连接至所述第二分压电阻的所述另一端口；所述LDO的输出端(VOUT)从所述第二分压电阻(R2)的所述另一端引出。

2.根据权利要求1所述的高抗干扰性能的LDO，其特征在于，所述第一MOS管(M1)和第二MOS管(M2)均为PMOS。

3.根据权利要求1所述的高抗干扰性能的LDO，其特征在于，所述第一MOS管(M1)为低压管；所述第二MOS管(M2)为高压管。

4.根据权利要求3所述的高抗干扰性能的LDO，其特征在于，所述误差放大器包括第三MOS管(M3)、第四MOS管(M4)、第五MOS管(M5)、第六MOS管(M6)；第三MOS管(M3)和第四MOS管(M4)的源极均连接至电流源；第三MOS管(M3)和第四MOS管(M4)的栅极分别引出作为所述误差放大器的正向输入端和反向输入端；第三MOS管(M3)的漏极、第五MOS管(M5)的漏极和栅极以及第六MOS管(M6)的栅极连接于第一节点(N1)；第四MOS管(M4)和第六MOS管(M6)的漏极连接于第二节点(N2)；第五MOS管(M5)和第六MOS管(M6)的源极均接地；所述第二节点(N2)引出作为所述误差放大器的输出端。

5.根据权利要求4所述的高抗干扰性能的LDO，其特征在于，第三MOS管(M3)和第四MOS管(M4)为PMOS管；第五MOS管(M5)和第六MOS管(M6)为NMOS管。

6.根据权利要求4所述的高抗干扰性能的LDO，其特征在于，所述补偿网络包括第七MOS管(M7)、第八MOS管(M8)、第九MOS管(M9)、第十MOS管(M10)、第十一MOS管(M11)、第三分压电阻(R3)、电容；所述第三分压电阻(R3)的一端和第十MOS管(M10)的栅极连接至所述误差放大器的输出端；所述第三分压电阻(R3)的另一端、所述第七MOS管(M7)的漏极和栅极以及第八MOS管(M8)的栅极连接于第三节点(N3)；第七MOS管(M7)、第八MOS管(M8)和第十MOS管(M10)的源极接地；第八MOS管(M8)的漏极连接至第九MOS管(M9)的漏极；第九MOS管(M9)的栅极、第十一MOS管(M11)的栅极和漏极以及第十MOS管(M10)的漏极连接至第四节点(N4)，所述第四节点(N4)连接至所述LDO的输出端(VOUT)；第九MOS管(M9)的源极和第十一MOS管(M11)的源极均连接至外部电源(VCC)。

7.根据权利要求6所述的高抗干扰性能的LDO，其特征在于，第九MOS管(M9)和第十一MOS管(M11)为PMOS管，第七MOS管(M7)、第八MOS管(M8)和第十MOS管(M10)均为NMOS管。

Images