CN214505471U - 芯片封装单元与电子设备 - Google Patents

芯片封装单元与电子设备 Download PDF

Info

Publication number
CN214505471U
CN214505471U CN202120245862.6U CN202120245862U CN214505471U CN 214505471 U CN214505471 U CN 214505471U CN 202120245862 U CN202120245862 U CN 202120245862U CN 214505471 U CN214505471 U CN 214505471U
Authority
CN
China
Prior art keywords
pin
drain
vcc
connection part
packaging unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202120245862.6U
Other languages
English (en)
Inventor
汪金
张程龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huayuan Zhixin Semiconductor Shenzhen Co ltd
Original Assignee
Huayuan Zhixin Semiconductor Shenzhen Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huayuan Zhixin Semiconductor Shenzhen Co ltd filed Critical Huayuan Zhixin Semiconductor Shenzhen Co ltd
Priority to CN202120245862.6U priority Critical patent/CN214505471U/zh
Application granted granted Critical
Publication of CN214505471U publication Critical patent/CN214505471U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

本实用新型提供了一种芯片封装单元与电子设备，其中芯片封装单元包括引线框架与芯片，引线框架包括基岛与多个管脚；多个管脚包括第一漏极管脚金属片、第二漏极管脚金属片、CS管脚与VCC管脚；第一漏极管脚金属片与第二漏极管脚金属片的面积大于CS管脚与VCC管脚的面积；第一漏极管脚金属片与第二漏极管脚金属片并排连接于基岛第一边缘的一侧；CS管脚与VCC管脚位于基岛的第二边缘，CS管脚对外连接部与VCC管脚对外连接部之间的间距大于或等于安规距离；芯片封装于基岛的第一表面，基岛的第二表面裸露于外部，所述CS管脚对内连接部与所述VCC管脚对内连接部通过引线连接所述芯片。

Description

芯片封装单元与电子设备
技术领域
本实用新型涉及半导体器件的封装领域，尤其涉及一种芯片封装单元与电子设备。
背景技术
引线框架作为集成电路的芯片载体，能够实现芯片内部电路引线与外引线的电器连接，是电子信息产业中重要的基础材料。
现有技术中，能够通过将芯片的引线与引线框架中的基岛四周焊线的方式，实现引线的连接。
然而，现有技术导电导热性不佳且无法满足行业内针对高压的安规要求。
实用新型内容
本实用新型提供一种芯片封装单元与电子设备，以解决导电导热性不佳且无法满足行业内针对高压的安规要求的问题。
根据本实用新型的第一方面，提供了一种芯片封装单元，包括引线框架与芯片，所述引线框架包括基岛与多个管脚；所述多个管脚包括第一漏极管脚金属片、第二漏极管脚金属片、CS管脚与VCC管脚；所述第一漏极管脚金属片与所述第二漏极管脚金属片的面积大于所述CS管脚与所述VCC管脚的面积；
所述第一漏极管脚金属片与所述第二漏极管脚金属片并排连接于所述基岛第一边缘的一侧；
所述CS管脚与所述VCC管脚位于所述基岛的第二边缘，所述第二边缘与所述第一边缘相对；
所述CS管脚包括CS管脚对外连接部与CS管脚对内连接部，所述VCC管脚包括VCC管脚对外连接部与VCC管脚对内连接部；所述CS管脚对外连接部与所述VCC管脚对外连接部之间的间距大于或等于安规距离；所述芯片封装于所述基岛的第一表面，所述基岛的第二表面裸露于外部，所述第二表面与所述第一表面相背，所述CS管脚对内连接部与所述VCC管脚对内连接部通过引线连接所述芯片。
可选的，所述第一漏极管脚金属片远离所述第二漏极管脚金属片的一端与所述第二漏极管脚金属片远离所述第一漏极管脚金属片的一端之间的间距大于或等于所述第一边缘的长度。
可选的，所述第一漏极管脚金属片与所述第二漏极管脚金属片沿第一方向的长度处于4.0mm-4.4mm的区间范围内，所述第一漏极管脚金属片与所述第二漏极管脚金属片沿第二方向的长度处于1.5mm-1.9mm的区间范围内，所述第一方向为平行于所述第一边缘的方向，所述第二方向垂直于所述第一方向。
可选的，所述第一漏极管脚金属片与所述第二漏极管脚金属片的尺寸为4.2mm*1.7mm。
可选的，所述安规距离为2.5mm。
可选的，所述基岛的第一表面具有第一目标金属镀层，所述第一目标金属镀层为以下任意之一：
镀锡层；
镀镍层；
镀银层。
可选的，所述CS管脚对内连接部与所述VCC管脚对内连接部的表面均具有第二目标金属镀层，所述第二目标金属镀层为以下任意之一：
镀锡层；
镀镍层；
镀银层。
可选的所述CS管脚上第二目标金属镀层的面积大于所述VCC管脚上第二目标金属镀层的面积。
可选的，所述多个管脚还包括VMS管脚、FB管脚与GND管脚；
所述VMS管脚、所述FB管脚与所述GND管脚并排位于所述第二边缘的一侧；
所述VMS管脚包括VMS管脚对外连接部与VMS管脚对内连接部，所述FB管脚包括FB管脚对外连接部与FB管脚对内连接部，所述GND管脚包括GND管脚对外连接部与GND管脚对内连接部；所述VMS管脚对内连接部、所述FB管脚对内连接部与所述GND管脚对内连接部的表面均具有第三目标金属镀层；
所述第三目标金属层为以下任意之一：
镀锡层；
镀镍层；
镀银层。
根据本实用新型的第二方面，提供了一种电子设备，包括本实用新型第一方面及其可选方案所涉及芯片封装单元。
本实用新型提供的芯片封装单元与电子设备，通过大面积的第一漏极管脚金属片与第二漏极管脚金属片，能够增加引线框架的导电性与导热性，以便在导通大电流的同时保证良好的散热性；在保证CS管脚对外连接部与VCC管脚对外连接部的间距满足安规要求的同时，增大CS管脚的导电性，以使得CS管脚能够用于导通大电流；还通过将基岛的第二表面裸露于外部，更好的增强了芯片封装单元整体的散热性。
附图说明
为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是本实用新型一实施例中芯片封装单元的结构示意图一；
图2是本实用新型一实施例中引线框架的结构示意图一；
图3是本实用新型一实施例中引线框架的结构示意图二；
图4是本实用新型一实施例中芯片封装单元的侧面结构剖视图；
图5是本实用新型一实施例中芯片封装单元的结构示意图二；
1-引线框架；
11-基岛；
111-第一表面；
112-第二表面；
12-第一漏极管脚金属片；
121-连接部；
122-连接部；
13-第二漏极管脚金属片；
131-连接部；
132-连接部；
14-CS管脚；
141-CS管脚对外连接部；
142-CS管脚对内连接部；
15-VCC管脚；
151-VCC管脚对外连接部；
152-VCC管脚对内连接部；
16-VMS管脚；
161-VMS管脚对外连接部；
162-VMS管脚对内连接部
17-FB管脚；
171-FB管脚对外连接部；
172-FB管脚对内连接部；
18-GND管脚；
181-GND管脚对外连接部；
182-GND管脚对内连接部；
2-芯片；
21-高压驱动芯片；
22-高压MOS芯片。
具体实施方式
下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
本实用新型的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”“第四”等(如果存在)是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本实用新型的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
在本实用新型的描述中，“多个”的含义是多个，例如两个，三个，四个等，除非另有明确具体的限定。
在本实用新型说明书的描述中，除非另有明确的规定和限定，术语“连接”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接或可以互相通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本实用新型中的具体含义。
在本实用新型的说明书中，除非另有明确的规定和限定，第一特征在第二特征之“上”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。
下面以具体地实施例对本实用新型的技术方案进行详细说明。下面这几个具体的实施例可以相互结合，对于相同或相似的概念或过程可能在某些实施例不再赘述。
请参考图1至图5，芯片封装单元包括引线框架1与芯片2，引线框架1包括基岛11与多个管脚；
其中，引线框架1是集成电路中芯片的载体，能够承载芯片且具有对外连接的管脚。
基岛11是引线框架1中用于承载芯片的部分。
所述多个管脚包括第一漏极管脚金属片12、第二漏极管脚金属片13、CS管脚14与VCC管脚15；所述第一漏极管脚金属片12与所述第二漏极管脚金属片13的面积大于所述CS管脚14与所述VCC管脚15的面积，即：第一漏极管脚金属片12的面积分别大于CS管脚14的面积与VCC管脚15的面积，第二漏极管脚金属片14的面积分别大于CS管脚14的面积与VCC管脚15的面积。
所述第一漏极管脚金属片12与所述第二漏极管脚金属片13并排连接于所述基岛11第一边缘的一侧；所述CS管脚14与所述VCC管脚15位于所述基岛11的第二边缘，所述第二边缘与所述第一边缘相对。
请参考图2，所述CS管脚14包括CS管脚对外连接部141与CS管脚对内连接部142，所述VCC管脚15包括VCC管脚对外连接部151与VCC管脚对内连接部152；所述CS管脚对外连接部141与所述VCC管脚对外连接部151之间的间距大于或等于安规距离。
其中安规距离指的是根据集成电路中的高压安全规范，须满足高压安全规范规定的安全距离。
一种举例中，请参考图2至图4，第一漏极管脚金属片12通过两个突出的连接部(连接部121与连接部122)连接于基岛11，第二漏极管脚金属片13通过两个突出的连接部(连接部131与连接部132)连接于基岛11，且第一漏极管脚金属片12与第二漏极管脚金属片13均高于基岛11的第一表面111；CS管脚与VCC管脚以及后文提到的其他管脚(例如FB管脚、GND管脚、VMS管脚)通过引线连接于基岛11，且高于基岛11的第一表面111。
请参考图4，所述芯片2封装于所述基岛11的第一表面111，所述基岛11的第二表面112裸露于外部，所述第二表面112与所述第一表面111相背，所述CS管脚对内连接部142与所述VCC管脚对内连接部152均通过引线连接所述芯片2。
可见，本实用新型实施例提供的芯片封装单元，通过大面积的第一漏极管脚金属片12与第二漏极管脚金属片13，能够增加引线框架1的导电性与导热性，以便在导通大电流的同时保证良好的散热性；在保证CS管脚对外连接部141与VCC管脚对外连接部151的间距满足安规要求的同时，增大CS管脚的导电性，以使得CS管脚14能够用于导通大电流；还通过将基岛11的第二表面112裸露于外部，更好的增强了芯片封装单元整体的散热性。
进一步的，请参考图2，所述第一漏极管脚金属片12远离所述第二漏极管脚金属片13的一端与所述第二漏极管脚金属片13远离所述第一漏极管脚金属片12的一端之间的间距大于或等于所述第一边缘的长度L，可以理解为：第一漏极管脚金属片12沿基岛11第一边缘方向的长度、第二漏极管脚金属片13沿基岛11第一边缘方向的长度，以及两个漏极管脚金属片之间间距之和，大于或者等于基岛11第一边缘的长度L。一种举例中，第一漏极金属片12沿基岛第一边缘方向的长度等于第二漏极金属片13沿基岛第一边缘方向的长度，其他举例中，第一漏极金属片12的长度与第二漏极金属片13的长度也可以是不相等的。
一种举例中，第一漏极管脚金属片12靠近第二漏极管脚金属片13的一端与第二漏极管脚金属片13靠近第一漏极管脚金属片12的一端之间具有间距，该间距可以等于VCC管脚对外连接部151与另一相邻管脚(指CS管脚之外的另一个相邻管脚，例如后文提到的FB管脚)的对外连接部之间的间距，进一步的，该间距可等于除VCC管脚、CS管脚之间其他任意两个相邻管脚的对外连接部之间间距。
进一步的，所述第一漏极管脚金属片12与所述第二漏极管脚金属片13沿第一方向的长度处于4.0mm-4.4mm的区间范围内，所述第一漏极管脚金属片12与所述第二漏极管脚金属片13沿第二方向的长度处于1.5mm-1.9mm的区间范围内，所述第一方向为平行于所述第一边缘的方向，所述第二方向垂直于所述第一方向。
进一步的，所述安规距离为2.5mm，其他举例中，所述安规距离也可以是满足安规要求的其他距离。
一种举例中，请参考图2，CS管脚14的形状可以是“类似L型”的(即：CS管脚对内连接部142与CS管脚对外连接部141之间呈L型连接)，且CS管脚对内连接部142沿基岛11第二边缘方向的长度大于VCC管脚对内连接部152沿基岛11第二边缘方向的长度。
进一步的举例中，VCC管脚对内连接部152与CS管脚对内连接部142之间的间距大于VCC管脚对内连接部152与另一相邻管脚(例如后文提到的FB管脚)对内连接部之间的间距。
进一步的，请参考图2，所述基岛11的第一表面111具有第一目标金属镀层，所述第一目标金属镀层为以下任意之一：
镀锡层；
镀镍层；
镀银层。
其中，金属镀层的加工工艺不限，可以是电镀工艺，也可以是化学镀工艺，还可以是其他工艺。
进一步的，请参考图2，所述CS管脚对内连接部142与所述VCC管脚对内连接部152的表面均具有第二目标金属镀层，所述第二目标金属镀层为以下任意之一：
镀锡层；
镀镍层；
镀银层。
其中，金属镀层的加工工艺不限，可以是电镀工艺，也可以是化学镀工艺，还可以是其他工艺。
进一步的，请参考图2，所述CS管脚14上第二目标金属镀层的面积大于所述VCC管脚15上第二目标金属镀层的面积。
进一步的，所述多个管脚还包括VMS管脚16、FB管脚17与GND管脚18；
所述VMS管脚16、所述FB管脚17与所述GND管脚18并排位于与所述基岛11的所述第二边缘的一侧；
所述VMS管脚16包括VMS管脚对外连接部161与VMS管脚对内连接部162，所述FB管脚17包括FB管脚对外连接部171与FB管脚对内连接部172，所述GND管脚18包括GND管脚对外连接部181与GND管脚对内连接部182；所述VMS管脚对内连接部162、所述FB管脚对内连接部172与所述GND管脚对内连接部182的表面均具有第三目标金属镀层；
所述第三目标金属层为以下任意之一：
镀锡层；
镀镍层；
镀银层。
其中，金属镀层的加工工艺不限，可以是电镀工艺，也可以是化学镀工艺，还可以是其他工艺。
VMS管脚16、FB管脚17与GND管脚18分别通过引线连接于基岛11。一种举例中，请参考图2与图5，VCC管脚15、VMS管脚16、FB管脚17与GND管脚18的形状可以是相同的，并且，VCC管脚15、VNS管脚16、FB管脚17与GND管脚18中，每两个相邻管脚之间的间距也是相同的，其他举例中，形状与间距也可以是不同的。
进一步的，所述芯片2可以包括高压驱动芯片21与高压MOS芯片22，也可以是其他芯片。
本实用新型第二方面，提供了一种电子设备，包括上述实施例中的芯片封装单元。
在本说明书的描述中，参考术语“一种实施方式”、“一种实施例”、“具体实施过程”、“一种举例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本公开的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
最后应说明的是：以上各实施例仅用以说明本实用新型的技术方案，而非对其限制；尽管参照前述各实施例对本实用新型进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本实用新型各实施例技术方案的范围。

Claims (10)

1.一种芯片封装单元，其特征在于，包括引线框架与芯片，所述引线框架包括基岛与多个管脚；所述多个管脚包括第一漏极管脚金属片、第二漏极管脚金属片、CS管脚与VCC管脚；所述第一漏极管脚金属片与所述第二漏极管脚金属片的面积大于所述CS管脚与所述VCC管脚的面积；
所述第一漏极管脚金属片与所述第二漏极管脚金属片并排连接于所述基岛第一边缘的一侧；
所述CS管脚与所述VCC管脚位于所述基岛的第二边缘，所述第二边缘与所述第一边缘相对；
所述CS管脚包括CS管脚对外连接部与CS管脚对内连接部，所述VCC管脚包括VCC管脚对外连接部与VCC管脚对内连接部；所述CS管脚对外连接部与所述VCC管脚对外连接部之间的间距大于或等于安规距离；所述芯片封装于所述基岛的第一表面，所述基岛的第二表面裸露于外部，所述第二表面与所述第一表面相背，所述CS管脚对内连接部与所述VCC管脚对内连接部通过引线连接所述芯片。
2.根据权利要求1所述的芯片封装单元，其特征在于，所述第一漏极管脚金属片远离所述第二漏极管脚金属片的一端与所述第二漏极管脚金属片远离所述第一漏极管脚金属片的一端之间的间距大于或等于所述第一边缘的长度。
3.根据权利要求1所述的芯片封装单元，其特征在于，所述第一漏极管脚金属片与所述第二漏极管脚金属片沿第一方向的长度处于4.0mm-4.4mm的区间范围内，所述第一漏极管脚金属片与所述第二漏极管脚金属片沿第二方向的长度处于1.5mm-1.9mm的区间范围内，所述第一方向为平行于所述第一边缘的方向，所述第二方向垂直于所述第一方向。
4.根据权利要求3所述的芯片封装单元，其特征在于，所述第一漏极管脚金属片与所述第二漏极管脚金属片的尺寸为4.2mm*1.7mm。
5.根据权利要求1所述的芯片封装单元，其特征在于，所述安规距离为2.5mm。
6.根据权利要求1所述的芯片封装单元，其特征在于，所述基岛的第一表面具有第一目标金属镀层，所述第一目标金属镀层为以下任意之一：
镀锡层；
镀镍层；
镀银层。
7.根据权利要求1所述的芯片封装单元，其特征在于，所述CS管脚对内连接部与所述VCC管脚对内连接部的表面均具有第二目标金属镀层，所述第二目标金属镀层为以下任意之一：
镀锡层；
镀镍层；
镀银层。
8.根据权利要求7所述的芯片封装单元，其特征在于，所述CS管脚上第二目标金属镀层的面积大于所述VCC管脚上第二目标金属镀层的面积。
9.根据权利要求1所述的芯片封装单元，其特征在于，所述多个管脚还包括VMS管脚、FB管脚与GND管脚；
所述VMS管脚、所述FB管脚与所述GND管脚并排位于所述第二边缘的一侧；
所述VMS管脚包括VMS管脚对外连接部与VMS管脚对内连接部，所述FB管脚包括FB管脚对外连接部与FB管脚对内连接部，所述GND管脚包括GND管脚对外连接部与GND管脚对内连接部；所述VMS管脚对内连接部、所述FB管脚对内连接部与所述GND管脚对内连接部的表面均具有第三目标金属镀层；
所述第三目标金属层为以下任意之一：
镀锡层；
镀镍层；
镀银层。
10.一种电子设备，其特征在于，包括权利要求1至9任一项所述的芯片封装单元。
CN202120245862.6U 2021-01-28 2021-01-28 芯片封装单元与电子设备 Active CN214505471U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202120245862.6U CN214505471U (zh) 2021-01-28 2021-01-28 芯片封装单元与电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202120245862.6U CN214505471U (zh) 2021-01-28 2021-01-28 芯片封装单元与电子设备

Publications (1)

Publication Number Publication Date
CN214505471U true CN214505471U (zh) 2021-10-26

Family

ID=78217648

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202120245862.6U Active CN214505471U (zh) 2021-01-28 2021-01-28 芯片封装单元与电子设备

Country Status (1)

Country Link
CN (1) CN214505471U (zh)

Similar Documents

Publication Publication Date Title
US10720406B2 (en) Stacked semiconductor system having interposer of half-etched and molded sheet metal
US11296000B2 (en) Formation of conductive connection tracks in package mold body using electroless plating
US10727209B2 (en) Semiconductor device and semiconductor element with improved yield
KR20090005599A (ko) 리드 프레임 및 이를 구비한 반도체 패키지
KR20150109284A (ko) 반도체 장치 및 그 제조 방법
US7071543B2 (en) Semiconductor device and manufacturing method thereof
JP4530863B2 (ja) 樹脂封止型半導体装置
JP2019176034A (ja) 半導体装置および半導体装置の製造方法
EP0978871A2 (en) A low power packaging design
JP2000105810A (ja) Ｉｃカード及びｉｃカード用アンテナ並びにｉｃカード用アンテナフレーム
US6171888B1 (en) Multi-layer tab tape having distinct signal, power and ground planes, semiconductor device assembly employing same, apparatus for and method of assembling same
CN102315135B (zh) 芯片封装及其制作工艺
EP2306516A1 (en) Semiconductor device, method for fabricating a semiconductor device and lead frame, comprising a bent contact section
US20060138628A1 (en) Stack chip package
US11646258B2 (en) Electronic devices including electrically insulated load electrodes
CN214505471U (zh) 芯片封装单元与电子设备
US5248895A (en) Semiconductor apparatus having resin encapsulated tab tape connections
US7667303B2 (en) Multi-chip package
US20220310491A1 (en) Electronic device and electronic device mounting structure
US11646252B2 (en) Semiconductor device including an extension element for air cooling
US20060267166A1 (en) Semiconductor device
CN220400583U (zh) 一种半导体引线框架及半导体封装器件
CN211507621U (zh) 功率半导体组件
CN203118936U (zh) 整流半导体芯片封装结构
JPS6392047A (ja) 半導体用リ−ドフレ−ム

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant