CN203118936U - 整流半导体芯片封装结构 - Google Patents

整流半导体芯片封装结构 Download PDF

Info

Publication number
CN203118936U
CN203118936U CN2013201327952U CN201320132795U CN203118936U CN 203118936 U CN203118936 U CN 203118936U CN 2013201327952 U CN2013201327952 U CN 2013201327952U CN 201320132795 U CN201320132795 U CN 201320132795U CN 203118936 U CN203118936 U CN 203118936U
Authority
CN
China
Prior art keywords
chip
schottky chip
schottky
welding disk
conductive welding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN2013201327952U
Other languages
English (en)
Inventor
胡乃仁
杨小平
李国发
钟利强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Good Ark Electronics Co Ltd
Original Assignee
Suzhou Good Ark Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Good Ark Electronics Co Ltd filed Critical Suzhou Good Ark Electronics Co Ltd
Priority to CN2013201327952U priority Critical patent/CN203118936U/zh
Application granted granted Critical
Publication of CN203118936U publication Critical patent/CN203118936U/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本实用新型公开一种整流半导体芯片封装结构，肖特基芯片由第一肖特基芯片和第二肖特基芯片组成；导电基盘由散热区和基盘引脚区组成，此基盘引脚区由若干个相间排列的负极引脚组成，此负极引脚一端与散热区端面电连接，散热区位于第一肖特基芯片和第二肖特基芯片正下方且与第一肖特基芯片和第二肖特基芯片负极之间通过软焊料层电连接；第一导电焊盘和第二导电焊盘位于第一肖特基芯片和第二肖特基芯片另一侧，第一导电焊盘和第二导电焊盘各自均包括焊接区和引脚区，焊接区与引脚区的连接处具有一折弯部；金属线跨接于肖特基芯片的正极与导电焊盘的焊接区之间。本实用新型封装结构既有利于进一步缩小器件的体积，也减少器件中部件的数目，同时由于散热区和基盘引脚区为一个整体，提高了电性能的稳定性。

Description

整流半导体芯片封装结构
技术领域
本实用新型涉及整流芯片技术领域，具体涉及一种整流半导体芯片封装结构。
背景技术
随着电子产品的发展，例如笔记本电脑、手机、迷你CD、掌上电脑、CPU、数码照相机等消费类电子产品越来越向小型化方向发展。随着产品的做小做薄，工IC中的数百万个晶体管所产生的热量如何散发出去就变为一个不得不考虑的问题。现有技术中，虽然可以通过提升工IC制程能力来降低电压等方式来减小发热量，但是仍然不能避免发热密度增加的趋势。散热问题不解决，会使得工器件因过热而影响到产品的可靠性，严重地会缩短产品寿命甚至造成产品损毁。
现有技术，如附图1所示是一种典型的DFN封装结构的剖面示意图，包括芯片900,散热片920、引线框架930、多个导线940，以及包裹上述结构的绝缘胶950。芯片900粘附在散热片920上，引线框架930具有多个相互绝缘的管脚，芯片900表面的焊盘通过导线940连接在引线框架93。相应的管脚上。绝缘胶950将上述结构全部包裹起来，以将其同外界隔离，仅将引线框架930的各个管脚和散热片920与芯片900相对的表面暴露在空气中。引线框架930暴露出来的管脚用于实现被封装的芯片900同外界的电学连接，而散热片920暴露出来的作用在于将芯片900工作时产生的热量通过暴露的表面散发到环境中去；附图二为另一种典型的封装结构，其同样为引脚和散热片分离，且引脚外露，仍然存在体积大而不利于散热的技术问题。
发明内容
本实用新型目的是提供一种整流半导体芯片封装结构，此整流半导体芯片封装结构既有利于进一步缩小器件的体积，也减少器件中部件的数目，同时由于散热区和基盘引脚区为一个整体，提高了电性能的稳定性。
为达到上述目的，本实用新型采用的技术方案是：一种整流半导体芯片封装结构，包括肖特基芯片、包覆于肖特基芯片四周的环氧树脂层，导电基盘、第一导电焊盘和第二导电焊盘，所述肖特基芯片由第一肖特基芯片和第二肖特基芯片组成；所述导电基盘由散热区和基盘引脚区组成，此基盘引脚区由若干个相间排列的负极引脚组成，此负极引脚一端与散热区端面电连接，所述散热区位于第一肖特基芯片和第二肖特基芯片正下方且与第一肖特基芯片和第二肖特基芯片负极之间通过软焊料层电连接；所述第一导电焊盘和第二导电焊盘位于第一肖特基芯片和第二肖特基芯片另一侧，所述第一导电焊盘和第二导电焊盘各自均包括焊接区和引脚区，焊接区与引脚区的连接处具有一折弯部，从而使得焊接区高于引脚区；第一金属线跨接于所述第一肖特基芯片的正极与第一导电焊盘的焊接区之间，第二金属线跨接于所述第二肖特基芯片的正极与第二导电焊盘的焊接区之间。
上述技术方案中进一步改进的方案如下：
1、上述方案中，所述第一导电焊盘和第二导电焊盘各自的焊接区与肖特基芯片位于同一水平面。
2、上述方案中，所述负极引脚的数目为四根。
由于上述技术方案运用，本实用新型与现有技术相比具有下列优点和效果： 
1、本实用新型整流半导体芯片封装结构中焊接区与引脚区的连接处具有一折弯部，从而使得焊接区高于引脚区，并保证了第一、第二导电焊盘的焊接区与第一肖特基芯片、第二肖特基芯片的正极在同一水平面，从而有效避免了由于肖特基芯片正极的第一金属线、第二金属线较细在使用中容易断的技术缺陷，从而延长了产品的使用寿命并提高了可靠性。
2、本实用新型整流半导体芯片封装结构，其同时兼备了现有技术中导电焊盘、散热片和基岛三个部件功能，既有利于进一步缩小器件的体积，也减少器件中部件的数目，同时由于散热区和基盘引脚区为一个整体，提高了电性能的稳定性。
附图说明
图1为现有技术结构示意图二；
图2为本实用新型整流半导体芯片封装结构示意图；
图3为附图2中沿A-A线的剖视图。   
以上附图中： 11、第一肖特基芯片；12、第二肖特基芯片；2、环氧树脂层；3、导电基盘；31、散热区；32、基盘引脚区；321、漏极引脚；4、第一导电焊盘；51、第一金属线；52、第二金属线；6、软焊料层；7、焊接区；8、引脚区；9、折弯部；10、第二导电焊盘。
具体实施方式
下面结合实施例对本实用新型作进一步描述：
实施例1：一种整流半导体芯片封装结构，包括肖特基芯片1、包覆于肖特基芯片1四周的环氧树脂层2、导电基盘3、第一导电焊盘4和第二导电焊盘10，所述肖特基芯片1由第一肖特基芯片11和第二肖特基芯片12组成；所述导电基盘3由散热区31和基盘引脚区32组成，此基盘引脚区32由若干个相间排列的负极引脚321组成，此负极引脚321一端与散热区31端面电连接，所述散热区31位于第一肖特基芯片11和第二肖特基芯片12正下方且与第一肖特基芯片11和第二肖特基芯片12负极之间通过软焊料层6电连接；所述第一导电焊盘4和第二导电焊盘10位于第一肖特基芯片11和第二肖特基芯片12另一侧，所述第一导电焊盘4和第二导电焊盘10各自均包括焊接区7和引脚区8，焊接区7与引脚区8的连接处具有一折弯部9，从而使得焊接区7高于引脚区8；第一金属线51跨接于所述第一肖特基芯片11的正极与第一导电焊盘4的焊接区7之间，第二金属线52跨接于所述第二肖特基芯片12的正极与第二导电焊盘10的焊接区7之间。
实施例2：一种整流半导体芯片封装结构，包括肖特基芯片1、包覆于肖特基芯片1四周的环氧树脂层2、导电基盘3、第一导电焊盘4和第二导电焊盘10，所述肖特基芯片1由第一肖特基芯片11和第二肖特基芯片12组成；所述导电基盘3由散热区31和基盘引脚区32组成，此基盘引脚区32由若干个相间排列的负极引脚321组成，此负极引脚321一端与散热区31端面电连接，所述散热区31位于第一肖特基芯片11和第二肖特基芯片12正下方且与第一肖特基芯片11和第二肖特基芯片12负极之间通过软焊料层6电连接；所述第一导电焊盘4和第二导电焊盘10位于第一肖特基芯片11和第二肖特基芯片12另一侧，所述第一导电焊盘4和第二导电焊盘10各自均包括焊接区7和引脚区8，焊接区7与引脚区8的连接处具有一折弯部9，从而使得焊接区7高于引脚区8；第一金属线51跨接于所述第一肖特基芯片11的正极与第一导电焊盘4的焊接区7之间，第二金属线52跨接于所述第二肖特基芯片12的正极与第二导电焊盘10的焊接区7之间。
上述第一导电焊盘4和第二导电焊盘10各自的焊接区7与肖特基芯片1位于同一水平面；上述负极引脚321的数目为四根。
采用上述整流半导体芯片封装结构时，焊接区与引脚区的连接处具有一折弯部，从而使得焊接区高于引脚区，并保证了第一、第二导电焊盘的焊接区与第一肖特基芯片、第二肖特基芯片的正极在同一水平面，从而有效避免了由于肖特基芯片正极的第一金属线、第二金属线较细在使用中容易断的技术缺陷，从而延长了产品的使用寿命并提高了可靠性；其次，肖特基芯片封装结构同时兼备了现有技术中导电焊盘、散热片和基岛三个部件功能，既有利于进一步缩小器件的体积，也减少器件中部件的数目，同时由于散热区和基盘引脚区为一个整体，提高了电性能的稳定性。
上述实施例只为说明本实用新型的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本实用新型的内容并据以实施，并不能以此限制本实用新型的保护范围。凡根据本实用新型精神实质所作的等效变化或修饰，都应涵盖在本实用新型的保护范围之内。

Claims (3)

1. 一种整流半导体芯片封装结构，包括肖特基芯片（1）、包覆于肖特基芯片（1）四周的环氧树脂层（2），其特征在于：还包括导电基盘（3）、第一导电焊盘（4）和第二导电焊盘（10），所述肖特基芯片（1）由第一肖特基芯片（11）和第二肖特基芯片（12）组成；所述导电基盘（3）由散热区（31）和基盘引脚区（32）组成，此基盘引脚区（32）由若干个相间排列的负极引脚（321）组成，此负极引脚（321）一端与散热区（31）端面电连接，所述散热区（31）位于第一肖特基芯片（11）和第二肖特基芯片（12）正下方且与第一肖特基芯片（11）和第二肖特基芯片（12）负极之间通过软焊料层（6）电连接；所述第一导电焊盘（4）和第二导电焊盘（10）位于第一肖特基芯片（11）和第二肖特基芯片（12）另一侧，所述第一导电焊盘（4）和第二导电焊盘（10）各自均包括焊接区（7）和引脚区（8），焊接区（7）与引脚区（8）的连接处具有一折弯部（9），从而使得焊接区（7）高于引脚区（8）；第一金属线（51）跨接于所述第一肖特基芯片（11）的正极与第一导电焊盘（4）的焊接区（7）之间，第二金属线（52）跨接于所述第二肖特基芯片（12）的正极与第二导电焊盘（10）的焊接区（7）之间。
2. 根据权利要求1所述的整流半导体芯片封装结构，其特征在于：所述第一导电焊盘（4）和第二导电焊盘（10）各自的焊接区（7）与肖特基芯片（1）位于同一水平面。
3. 根据权利要求1所述的整流半导体芯片封装结构，其特征在于：所述负极引脚（321）的数目为四根。
CN2013201327952U 2013-03-22 2013-03-22 整流半导体芯片封装结构 Expired - Lifetime CN203118936U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2013201327952U CN203118936U (zh) 2013-03-22 2013-03-22 整流半导体芯片封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2013201327952U CN203118936U (zh) 2013-03-22 2013-03-22 整流半导体芯片封装结构

Publications (1)

Publication Number Publication Date
CN203118936U true CN203118936U (zh) 2013-08-07

Family

ID=48899255

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2013201327952U Expired - Lifetime CN203118936U (zh) 2013-03-22 2013-03-22 整流半导体芯片封装结构

Country Status (1)

Country Link
CN (1) CN203118936U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117096129A (zh) * 2023-10-19 2023-11-21 广东合科泰实业有限公司 一种高频大电流整流器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117096129A (zh) * 2023-10-19 2023-11-21 广东合科泰实业有限公司 一种高频大电流整流器
CN117096129B (zh) * 2023-10-19 2023-12-29 广东合科泰实业有限公司 一种高频大电流整流器

Similar Documents

Publication Publication Date Title
TWI464851B (zh) 包含嵌入式倒裝晶片之半導體晶粒封裝體
US8004070B1 (en) Wire-free chip module and method
TW201537719A (zh) 堆疊型半導體封裝
TWI655737B (zh) 包含複數個堆疊晶片之半導體封裝
US20150171063A1 (en) Thermally Enhanced Wafer Level Fan-Out POP Package
CN102339811A (zh) 具有cob封装功率器件的电路板
US7763959B2 (en) Heat slug for package structure
CN102842549B (zh) 四方扁平无引脚的功率mosfet封装体
US6836005B2 (en) Semiconductor device
CN203118936U (zh) 整流半导体芯片封装结构
CN203118935U (zh) 整流芯片的dfn封装结构
CN102842550B (zh) 功率mosfet芯片的dfn封装结构
CN203118939U (zh) 四方扁平型功率器件封装体
CN209104141U (zh) 一种芯片外露型封装结构
CN202796917U (zh) 无引脚的功率mosfet器件
CN206789535U (zh) 一种电力电子器件的扇出型封装结构
CN202796930U (zh) 用于mosfet芯片的封装体
CN102842548A (zh) 四方扁平型功率mos芯片封装结构
CN111834238A (zh) 一种采用凸块与倒装的大功率半导体器件封装方法
CN203277352U (zh) 高导热型功率整流半导体器件
CN103219315A (zh) 肖特基整流芯片封装结构
CN202796931U (zh) 功率mosfet的器件结构
TW201438173A (zh) 導線架、封裝件及其製法
CN103208474A (zh) 四方扁平型高功率芯片封装结构
CN220796724U (zh) 一种双面半桥功率模块

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20130807