CN117096129B - 一种高频大电流整流器 - Google Patents
一种高频大电流整流器 Download PDFInfo
- Publication number
- CN117096129B CN117096129B CN202311353773.3A CN202311353773A CN117096129B CN 117096129 B CN117096129 B CN 117096129B CN 202311353773 A CN202311353773 A CN 202311353773A CN 117096129 B CN117096129 B CN 117096129B
- Authority
- CN
- China
- Prior art keywords
- sub
- electrodes
- electrode
- contacts
- schottky semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 73
- 238000005538 encapsulation Methods 0.000 claims description 13
- 239000012785 packaging film Substances 0.000 claims description 8
- 229920006280 packaging film Polymers 0.000 claims description 8
- 229910000679 solder Inorganic materials 0.000 claims description 7
- 230000001965 increasing effect Effects 0.000 abstract description 12
- 238000004519 manufacturing process Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 10
- 238000005259 measurement Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 238000011084 recovery Methods 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 230000002708 enhancing effect Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
- H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
- H02M7/06—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes without control electrode or semiconductor devices without control electrode
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本公开的实施例提供了一种高频大电流整流器，涉及整流器领域，用于在不增大半导体芯片的尺寸的情况下，增大高频大电流整流器的输送电流。该高频大电流整流器包括第一电极、多个间隔设置的肖特基半导体芯片和第二电极。第一电极包括第一引脚、连接部和多个第一子电极。每个第一子电极具有沿第一方向依次间隔设置的多个第一触点。一个肖特基半导体芯片的第一端与对应的第一触点电连接。第二电极包括多个第二引脚和多个第二子电极。每个第二子电极具有沿第一方向依次间隔设置的多个第二触点，多个第二触点与多个肖特基半导体芯片对应设置，每个第二触点与对应的肖特基半导体芯片的第二端电连接。上述高频大电流整流器用于整流。
Description
技术领域
本公开涉及整流器领域，尤其涉及一种高频大电流整流器。
背景技术
现有的电源设备中，要快速输电必须快速输送电量，输送的电流必须大，因为电流与电量成正比。然而输送的电流要求越大,对整流器中的芯片有效尺寸要求越大。
目前整流器中的半导体芯片的电流在50安培以下，最大尺寸停留在180密耳（长度单位，1密耳等于0.0254mm）左右，因为半导体芯片的尺寸增大的情况下，制作半导体芯片的晶圆利用率会降低，导致成本升高，风险较大。
发明内容
本公开的实施例的目的在于提供一种高频大电流整流器，用于在不增大半导体芯片尺寸的情况下，增大高频大电流整流器的输送电流。
为达到上述目的，本公开的实施例提供了如下技术方案：
提供一种高频大电流整流器，所述高频大电流整流器包括第一电极、多个间隔设置的肖特基半导体芯片和第二电极。第一电极包括第一引脚、连接部和多个第一子电极。第一引脚沿第一方向延伸。连接部与所述第一引脚电连接，所述连接部沿第二方向延伸。每个所述第一子电极沿所述第一方向延伸，多个所述第一子电极沿第二方向依次间隔排列，多个所述第一子电极分别与所述连接部电连接；每个所述第一子电极具有沿所述第一方向依次间隔设置的多个第一触点。多个间隔设置的肖特基半导体芯片位于所述第一电极的一侧，多个所述肖特基半导体芯片与多个所述第一触点对应设置，一个所述肖特基半导体芯片的第一端与对应的所述第一触点电连接。第二电极位于所述肖特基半导体芯片远离所述第一电极的一侧。第二电极包括多个第二引脚和多个第二子电极。每个所述第二引脚沿所述第一方向延伸。每个所述第二子电极沿所述第一方向延伸，多个所述第二子电极与多个所述第二引脚对应设置，一个所述第二子电极与一个所述第二引脚电连接。多个所述第二子电极还与多个所述第一子电极对应设置，每个所述第二子电极具有沿所述第一方向依次间隔设置的多个第二触点，多个所述第二触点与多个所述肖特基半导体芯片对应设置，每个所述第二触点与对应的所述肖特基半导体芯片的第二端电连接。其中，所述第一方向和所述第二方向之间具有夹角。
本公开实施例提供的高频大电流整流器，包括第一电极、多个肖特基半导体芯片和第二电极。通过使第一电极包括多个第一子电极，每个第一子电极具有多个第一触点，并使第二电极包多个第二引脚和多个第二子电极，每个第二子电极具有多个第二触点，多个第二触点与多个肖特基半导体芯片对应设置，一个肖特基半导体芯片的两端分别与对应的第一触点和第二触点电连接，可以增大高频大电流整流器可以通过的电流。并且，肖特基半导体芯片的反向恢复时间较短，可以使高频大电流整流器工作在较高频率的电路中。本公开实施例中，无需增加每个肖特基半导体芯片的尺寸，因此，可以避免降低制作肖特基半导体芯片的晶圆的利用率，有利于降低生产成本。
在一些实施例中，所述第一方向与所述第二方向之间的夹角为90°；
在一些实施例中，每个所述第一子电极上的所述第一触点的数量为四个，每个所述第二子电极上的所述第二触点的数量为四个；
在一些实施例中，所述第一子电极的数量为三个，所述第二子电极的数量为三个；
在一些实施例中，在所述第二方向上，相邻两个所述第一子电极之间的间距大于或等于6mm，和/或，相邻两个所述第二子电极之间的间距大于或等于6mm；
在一些实施例中，在所述第一方向上，相邻两个所述第一触点之间的间距大于或等于4mm，和/或，相邻两个所述第二触点之间的间距大于或等于4mm；
在一些实施例中，所述高频大电流整流器还包括第一焊接层和第二焊接层。第一焊接层设置所述第一触点和所述肖特基半导体芯片的第一端之间；第二焊接层设置所述第二触点和所述肖特基半导体芯片的第二端之间；
在一些实施例中，所述高频大电流整流器还包括封装薄膜，所述连接部、所述第一子电极、所述肖特基半导体芯片、所述第二子电极均位于所述封装薄膜内。所述第一引脚的一部分位于所述封装薄膜外，另一部分伸入所述封装薄膜内与所述连接部电连接。每个所述第二引脚的一部分位于所述封装薄膜外，另一部分伸入所述封装薄膜内与所述第二子电极电连接。
附图说明
为了更清楚地说明本公开中的技术方案，下面将对本公开一些实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例的附图，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的附图。此外，以下描述中的附图可以视作示意图，并非对本公开实施例所涉及的产品的实际尺寸、方法的实际流程、信号的实际时序等的限制。
图1为根据本公开一些实施例提供的一种高频大电流整流器的结构图；
图2为根据本公开一些实施例提供的另一种高频大电流整流器的结构图；
图3为根据本公开一些实施例提供的又一种高频大电流整流器的结构图；
图4为根据本公开一些实施例提供的一种第一电极的结构图；
图5为根据本公开一些实施例提供的一种第一子电极的结构图；
图6为根据本公开一些实施例提供的一种第二电极的结构图；
图7为根据本公开一些实施例提供的一种高频大电流整流器的等效电路图；
图8为根据本公开一些实施例提供的又一种高频大电流整流器的结构图。
具体实施方式
下面将结合附图，对本公开一些实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本公开一部分实施例，而不是全部的实施例。基于本公开所提供的实施例，本领域普通技术人员所获得的所有其他实施例，都属于本公开保护的范围。
除非上下文另有要求，否则，在整个说明书和权利要求书中，术语“包括”被解释为开放、包含的意思，即为“包含，但不限于”。在说明书的描述中，术语“一个实施例”、“一些实施例”、“示例性实施例”、“示例”或“一些示例”等旨在表明与该实施例或示例相关的特定特征、结构、材料或特性包括在本公开的至少一个实施例或示例中。上述术语的示意性表示不一定是指同一实施例或示例。此外，所述的特定特征、结构、材料或特点可以以任何适当方式包括在任何一个或多个实施例或示例中。
以下，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本公开实施例的描述中，除非另有说明，“多个”的含义是两个或两个以上。
在描述一些实施例时，可能使用了 “连接”及其衍伸的表达。术语“连接”应做广义理解，例如，“连接”可以是固定连接，也可以是可拆卸连接，或成一体；可以是直接相连，也可以通过中间媒介间接相连。“A和/或B”，包括以下三种组合：仅A，仅B，及A和B的组合。如本文中所使用，根据上下文，术语“如果”任选地被解释为意思是“当……时”或“在……时”或“响应于确定”或“响应于检测到”。类似地，根据上下文，短语“如果确定……”或“如果检测到[所陈述的条件或事件]”任选地被解释为是指“在确定……时”或“响应于确定……”或“在检测到[所陈述的条件或事件]时”或“响应于检测到[所陈述的条件或事件]”。本文中“适用于”或“被配置为”的使用意味着开放和包容性的语言，其不排除适用于或被配置为执行额外任务或步骤的设备。
另外，“基于”的使用意味着开放和包容性，因为“基于”一个或多个所述条件或值的过程、步骤、计算或其他动作在实践中可以基于额外条件或超出所述的值；
如本文所使用的那样，“约”、“大致”或“近似”包括所阐述的值以及处于特定值的可接受偏差范围内的平均值，其中所述可接受偏差范围如由本领域普通技术人员考虑到正在讨论的测量以及与特定量的测量相关的误差(即，测量系统的局限性)所确定；
如本文所使用的那样，“平行”、“垂直”、“相等”包括所阐述的情况以及与所阐述的情况相近似的情况，该相近似的情况的范围处于可接受偏差范围内，其中所述可接受偏差范围如由本领域普通技术人员考虑到正在讨论的测量以及与特定量的测量相关的误差(即，测量系统的局限性)所确定。例如，“平行”包括绝对平行和近似平行，其中近似平行的可接受偏差范围例如可以是5°以内偏差；“垂直”包括绝对垂直和近似垂直，其中近似垂直的可接受偏差范围例如也可以是5°以内偏差。“相等”包括绝对相等和近似相等，其中近似相等的可接受偏差范围内例如可以是相等的两者之间的差值小于或等于其中任一者的5%。
应当理解的是，当层或元件被称为在另一层或基板上时，可以是该层或元件直接在另一层或基板上，或者也可以是该层或元件与另一层或基板之间存在中间层。
本文参照作为理想化示例性附图的剖视图和/或平面图描述了示例性实施方式。在附图中，为了清楚，放大了层的厚度和区域的面积。因此，可设想到由于例如制造技术和/或公差引起的相对于附图的形状的变动。因此，示例性实施方式不应解释为局限于本文示出的区域的形状，而是包括因例如制造而引起的形状偏差。例如，示为矩形的蚀刻区域通常将具有弯曲的特征。因此，附图中所示的区域本质上是示意性的，且它们的形状并非旨在示出设备的区域的实际形状，并且并非旨在限制示例性实施方式的范围。
如图1和图2所示，本公开的一些实施例提供一种高频大电流整流器100，如图3所示，高频大电流整流器100包括第一电极1、多个间隔设置的肖特基半导体芯片2和第二电极3。
第一电极1、第二电极3的材料可以为铜、铝、银等导电材料；
示例性的，第一电极可以为正极，则第二电极为负极；或者，第一电极可以为负极，则第二电极为正极。
肖特基半导体芯片2是一种半导体器件，是双极型(P-N结)二极管的一种。相比于普通整流二极管，肖特基半导体芯片2在导通时的压降较小。并且，肖特基半导体芯片2的反向恢复时间（Reverse Recovery Time，简写为TRR）大致在20ns，远小于普通整流二极管的1000ns，更适用于高频电路。
在一些示例中，如图4所示，第一电极1包括第一引脚11、连接部12和多个第一子电极13。第一引脚11沿第一方向Y延伸。连接部12与第一引脚11电连接，连接部12沿第二方向X延伸。每个第一子电极13沿第一方向Y延伸，多个第一子电极13沿第二方向X依次间隔排列，多个第一子电极13分别与连接部12电连接。每个第一子电极13具有沿第一方向Y依次间隔设置的多个第一触点131。第一方向Y和第二方向X之间具有夹角。
示例性的，第一引脚11、连接部12和多个第一子电极13可以为一体结构，这样可以在一次制作工艺中同时制作第一引脚11、连接部12和多个第一子电极13，有利于提高第一电极1的制作效率；
示例性的，第一子电极13的数量可以为两个、三个或四个等；
示例性的，在第二方向X上，相邻两个第一子电极13之间的间距相等；
示例性的，第一方向Y和第二方向X之间的夹角为90°；
这样在第一电极1的面积一定的情况下，可以使相邻两个第一子电极13之间的距离较大，避免相邻两个第一子电极13之间产生干扰；
示例性的，在第一方向Y上，相邻两个第一触点131之间的间距相等。
在一些示例中，结合图3和图4，多个肖特基半导体芯片2位于第一电极的一侧，多个肖特基半导体芯片2与多个第一触点131对应设置，一个肖特基半导体芯片2的第一端与对应的第一触点131电连接。
示例性的，如图5所示，第一触点131的高度可以高于第一子电极13中其他位置的高度。这样，可以使肖特基半导体芯片2的第一端与第一触点131实现更好的接触；
示例性的，肖特基半导体芯片2的数量，与第一触点131的数量相同。例如，肖特基半导体芯片2的数量为八个，第一触点131的数量为八个；肖特基半导体芯片2的数量为十二个，第一触点131的数量为十二个；肖特基半导体芯片2的数量为十六个，第一触点131的数量为十六个。
在一些示例中，如图3所示，第二电极3位于肖特基半导体芯片2远离第一电极1的一侧。如图6所示，第二电极3包括多个第二引脚31和多个第二子电极32。每个第二引脚31沿第一方向Y延伸。每个第二子电极32沿第一方向Y延伸，多个第二子电极32与多个第二引脚31对应设置，一个第二子电极32与一个第二引脚31电连接。多个第二子电极32还与多个第一子电极13对应设置，每个第二子电极32具有沿第一方向Y依次间隔设置的多个第二触点321，多个第二触点321与多个肖特基半导体芯片2对应设置，每个第二触点321与对应的肖特基半导体芯片2的第二端电连接；
示例性的，一个第二子电极32与对应的第二引脚31为一体结构，这样可以在一次制作工艺中同时制作第二子电极32和第二引脚31，有利于提高第二电极3的制作效率；
示例性的，在第二方向X上，相邻两个第二子电极32之间的间距相等；
示例性的，第二子电极32的数量，和第二引脚31的数量、第一子电极13的数量均相同；
例如，第二子电极32的数量可以为两个、三个或四个等；
示例性的，在第一方向Y上，相邻两个第二触点321之间的间距相等；
示例性的，肖特基半导体芯片2的数量，还与第二触点321的数量相同。例如，肖特基半导体芯片2的数量为八个，第二触点321的数量为八个；肖特基半导体芯片2的数量为十二个，第二触点321的数量为十二个；肖特基半导体芯片2的数量为十六个，第二触点321的数量为十六个。
通过上述设置，一个肖特基半导体芯片2的两端与一个第一触点131和一个第二触点321分别电连接，从而可以在一个第一触点131和一个第二触点321之间形成单向导通电路；
在一些实施例中，如图4所示，每个第一子电极13上的第一触点131的数量为四个，如图6所示，每个第二子电极32上的第二触点321的数量为四个。
通过上述设置，一个第一子电极13与对应的第二子电极32之间可以通过的电流，为一个第一触点131和对应的第二触点321之间可以通过电流的四倍。从而可以增加一个第一子电极13与对应的第二子电极32之间可以通过的电流；
在一些实施例中，如图4所示，第一子电极13的数量为三个，如图6所示，第二子电极32的数量为三个；
可以理解的，在这种情况下，高频大电流整流器100中，第一触点131的数量和第二触点321的数量均为十二个。此时高频大电流整流器100的等效电路图可以参考图7。
通过上述设置，每个第一子电极13均可以通过四个肖特基半导体芯片2，向第二子电极32传输电流，可以增加高频大电流整流器100可以通过的电流；
本公开的发明人对上述高频大电流整流器100的电气性能进行了测试，测试中使用的肖特基半导体芯片2的尺寸在180密耳左右，每个肖特基半导体芯片2允许通过的最大电流为25安培。测试结果为：在25℃的室温下，高频大电流整流器100的最大平均正向整流电流为100安培。在正向电流为100安培的情况下，高频大电流整流器100两端的最大正向电压为2伏特。
通过上述测试结果可知，在不增加肖特基半导体芯片2的尺寸的前提下，增大了高频大电流整流器100可通过的电流，并且，在正向电流为100安培的情况下，高频大电流整流器100的电压降也较小；
由此，本公开实施例提供的高频大电流整流器100，包括第一电极1、多个肖特基半导体芯片2和第二电极3。通过使第一电极1包括多个第一子电极13，每个第一子电极13具有多个第一触点131，并使第二电极3包多个第二引脚31和多个第二子电极32，每个第二子电极32具有多个第二触点321，多个第二触点321与多个肖特基半导体芯片2对应设置，一个肖特基半导体芯片2的两端分别与对应的第一触点131和第二触点321电连接，可以增大高频大电流整流器100可以通过的电流。并且，肖特基半导体芯片2的反向恢复时间较短，可以使高频大电流整流器100工作在较高频率的电路中。本公开实施例中，无需增加每个肖特基半导体芯片2的尺寸，因此，可以避免降低制作肖特基半导体芯片2的晶圆的利用率，有利于降低生产成本。
在一些实施例中，在第二方向Y上，如图4所示，相邻两个第一子电极13之间的间距L1大于或等于6mm，和/或，如图6所示，相邻两个第二子电极32之间的间距L2大于或等于6mm；
示例性的，相邻两个第一子电极13之间的间距L1可以为6mm、7mm或8mm等；
可以理解的，相邻两个第一子电极13之间的间距L1越大，相邻两个第一子电极13之间产生的干扰越小。通过上述设置，可以减小相邻两个第一子电极13之间产生的干扰。
示例性的，相邻两个第二子电极32之间的间距L2可以为6mm、7mm或8mm等；
可以理解的，相邻两个第二子电极32之间的间距L2越大，相邻两个第二子电极32之间产生的干扰越小。通过上述设置，可以减小相邻两个第二子电极32之间产生的干扰。
通过上述设置，可以减小相邻两个第一子电极13之间和/或相邻两个第二子电极32之间产生的干扰；
在一些实施例中，在第一方向上，如图4所示，相邻两个第一触点131之间的间距L3大于或等于4mm，和/或，如图6所示，相邻两个第二触点321之间的间距L4大于或等于4mm。
示例性的，相邻两个第一触点131之间的间距L3可以为4mm、5mm或6mm等。相邻两个第二触点321之间的间距L4可以为4mm、5mm或6mm等；
通过上述设置，可以减小相邻两个第一触点131之间和/或相邻两个第二触点321之间产生的干扰；
在一些实施例中，如图8所示，高频大电流整流器100还包括第一焊接层4和第二焊接层5。第一焊接层4设置第一触点131和肖特基半导体芯片2的第一端之间。第二焊接层5设置第二触点321和肖特基半导体芯片2的第二端之间。
示例性的，第一焊接层4和第二焊接层5的材料包括锡；
通过设置第一焊接层4，可以将第一触点131和肖特基半导体芯片2的第一端连接在一起，增强第一触点131和肖特基半导体芯片2的第一端之间的导电能力。通过设置第二焊接层5，可以将第二触点321和肖特基半导体芯片2的第二端连接在一起，增强第二触点321和肖特基半导体芯片2的第二端之间的导电能力；
在一些实施例中，结合图1、图4和图6，高频大电流整流器100还包括封装薄膜6，连接部12、第一子电极13、肖特基半导体芯片2、第二子电极32均位于封装薄膜6内。第一引脚11的一部分位于封装薄膜6外，另一部分伸入封装薄膜6内与连接部12电连接。每个第二引脚31的一部分位于封装薄膜6外，另一部分伸入封装薄膜6内与第二子电极32电连接。
示例性的，封装薄膜6的材料可以包括塑料和陶瓷等；
通过上述设置，可以通过封装薄膜6对位于封装薄膜6内的部件进行保护。
以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以所述权利要求的保护范围为准。
Claims (5)
1.一种高频大电流整流器，其特征在于，包括：
第一电极，包括：
第一引脚，沿第一方向延伸；
连接部，与所述第一引脚电连接，所述连接部沿第二方向延伸；
多个第一子电极，每个所述第一子电极沿所述第一方向延伸，多个所述第一子电极沿第二方向依次间隔排列，多个所述第一子电极分别与所述连接部电连接；每个所述第一子电极具有沿所述第一方向依次间隔设置的多个第一触点；
多个间隔设置的肖特基半导体芯片，位于所述第一电极的一侧，多个所述肖特基半导体芯片与多个所述第一触点对应设置，一个所述肖特基半导体芯片的第一端与对应的所述第一触点电连接；
第二电极，位于所述肖特基半导体芯片远离所述第一电极的一侧，包括：
多个第二引脚，每个所述第二引脚沿所述第一方向延伸；
多个第二子电极，每个所述第二子电极沿所述第一方向延伸，多个所述第二子电极与多个所述第二引脚对应设置，一个所述第二子电极与一个所述第二引脚电连接；多个所述第二子电极还与多个所述第一子电极对应设置，每个所述第二子电极具有沿所述第一方向依次间隔设置的多个第二触点，多个所述第二触点与多个所述肖特基半导体芯片对应设置，每个所述第二触点与对应的所述肖特基半导体芯片的第二端电连接；
其中，所述第一方向和所述第二方向之间具有夹角；
在所述第二方向上，相邻两个所述第一子电极之间的间距大于或等于6mm，和/或，相邻两个所述第二子电极之间的间距大于或等于6mm，在所述第一方向上，相邻两个所述第一触点之间的间距大于或等于4mm，和/或，相邻两个所述第二触点之间的间距大于或等于4mm，所述高频大电流整流器还包括封装薄膜，所述连接部、所述第一子电极、所述肖特基半导体芯片、所述第二子电极均位于所述封装薄膜内；
所述第一引脚的一部分位于所述封装薄膜外，另一部分伸入所述封装薄膜内与所述连接部电连接；
每个所述第二引脚的一部分位于所述封装薄膜外，另一部分伸入所述封装薄膜内与所述第二子电极电连接。
2.根据权利要求1所述的高频大电流整流器，其特征在于，所述第一方向与所述第二方向之间的夹角为90°。
3.根据权利要求1所述的高频大电流整流器，其特征在于，每个所述第一子电极上的所述第一触点的数量为四个，每个所述第二子电极上的所述第二触点的数量为四个。
4.根据权利要求3所述的高频大电流整流器，其特征在于，所述第一子电极的数量为三个，所述第二子电极的数量为三个。
5.根据权利要求1所述的高频大电流整流器，其特征在于，所述高频大电流整流器还包括：
第一焊接层，设置所述第一触点和所述肖特基半导体芯片的第一端之间；
第二焊接层，设置所述第二触点和所述肖特基半导体芯片的第二端之间。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311353773.3A CN117096129B (zh) | 2023-10-19 | 2023-10-19 | 一种高频大电流整流器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311353773.3A CN117096129B (zh) | 2023-10-19 | 2023-10-19 | 一种高频大电流整流器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117096129A CN117096129A (zh) | 2023-11-21 |
| CN117096129B true CN117096129B (zh) | 2023-12-29 |
Family
ID=88781564
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311353773.3A Active CN117096129B (zh) | 2023-10-19 | 2023-10-19 | 一种高频大电流整流器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117096129B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN203118936U (zh) * | 2013-03-22 | 2013-08-07 | 苏州固锝电子股份有限公司 | 整流半导体芯片封装结构 |
| CN108807316A (zh) * | 2017-08-14 | 2018-11-13 | 苏州捷芯威半导体有限公司 | 半导体封装结构及半导体器件 |
| CN214672612U (zh) * | 2021-04-19 | 2021-11-09 | 上海燧原科技有限公司 | 一种封装结构 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB0315477D0 (en) * | 2003-07-02 | 2003-08-06 | Plastic Logic Ltd | Rectifying diodes |
| US20180183429A1 (en) * | 2016-12-28 | 2018-06-28 | Sirectifier Electronic Co., Ltd. | Integrated series schottky diode rectifier |
| CN110413155A (zh) * | 2019-07-25 | 2019-11-05 | 武汉华星光电半导体显示技术有限公司 | 一种触控电极、触控面板以及显示设备 |
-
2023
- 2023-10-19 CN CN202311353773.3A patent/CN117096129B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN203118936U (zh) * | 2013-03-22 | 2013-08-07 | 苏州固锝电子股份有限公司 | 整流半导体芯片封装结构 |
| CN108807316A (zh) * | 2017-08-14 | 2018-11-13 | 苏州捷芯威半导体有限公司 | 半导体封装结构及半导体器件 |
| CN214672612U (zh) * | 2021-04-19 | 2021-11-09 | 上海燧原科技有限公司 | 一种封装结构 |
Non-Patent Citations (1)
| Title |
|---|
| 1200 V/100 A高温大电流4H-SiC JBS器件的研制;汤益丹;李诚瞻;史晶晶;白云;董升旭;彭朝阳;王弋宇;刘新宇;;半导体技术(第04期);全文 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117096129A (zh) | 2023-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102110680B (zh) | 具有降低电感的功率模块组件 | |
| EP3118896B1 (en) | Semiconductor device | |
| US20160126209A1 (en) | Semiconductor device | |
| US11469160B2 (en) | Power module with active elements and intermediate electrode that connects conductors | |
| US9059153B2 (en) | Semiconductor device | |
| CN110622303B (zh) | 碳化硅电源模块 | |
| CN117096129B (zh) | 一种高频大电流整流器 | |
| CN113345887B (zh) | 一种静电保护器件 | |
| CN111883552B (zh) | 一种集成式led芯片模组及其制作、测试、切割方法 | |
| CN210956687U (zh) | 一种长寿命的贴片二极管结构 | |
| CN220456884U (zh) | 一种半导体激光器热沉 | |
| CN114121946A (zh) | 一种半导体集成芯片和igbt模块 | |
| US10199347B2 (en) | Semiconductor device | |
| CN216413066U (zh) | 半导体芯片的封装结构 | |
| CN216928573U (zh) | 高倍反向电压二极管 | |
| CN108447917A (zh) | 半导体二极管和带有半导体二极管的电子电路组件 | |
| CN215527725U (zh) | 芯片机构及桥堆 | |
| CN210403712U (zh) | 一种功率模块 | |
| TWI548199B (zh) | 電力轉換裝置 | |
| JPH0969636A (ja) | 複合ダイオードチップ及びブリッジ整流器 | |
| CN212517165U (zh) | 一种特性稳定的SiC肖特基二极管 | |
| US20230092229A1 (en) | Semiconductor device | |
| US20240170582A1 (en) | Diode arrangement | |
| CN117542813A (zh) | 功率模块及电子设备 | |
| CN115312473A (zh) | 双向瞬态电压抑制器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |