CN214411211U - 金属氧化物半导体mos器件 - Google Patents
金属氧化物半导体mos器件 Download PDFInfo
- Publication number
- CN214411211U CN214411211U CN202120434016.9U CN202120434016U CN214411211U CN 214411211 U CN214411211 U CN 214411211U CN 202120434016 U CN202120434016 U CN 202120434016U CN 214411211 U CN214411211 U CN 214411211U
- Authority
- CN
- China
- Prior art keywords
- type
- heavily doped
- doped
- groove
- source region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Thyristors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本实用新型公开一种金属氧化物半导体MOS器件，包括N型外延层、位于N型外延层中上部的轻掺杂P型阱层，轻掺杂P型阱层位于第一沟槽、第二沟槽之间区域的上部间隔地设置有第一重掺杂N型源极区、第二重掺杂N型源极区；重掺杂P型区下表面延伸至所述N型外延层内并位于轻掺杂P型阱层的下方，所述重掺杂P型区的宽度在竖直方向下逐渐变小，所述重掺杂P型区与N型外延层的接触面为向下凸起的弧形面；第一重掺杂N型源极区、第二重掺杂N型源极区与轻掺杂P型阱层的接触面均为弧形面，所述轻掺杂P型阱层与N型外延层的接触面为向下凸起的弧形面。本实用新型MOS器件金属氧化物半导体MOS器件既降低了器件的切换损耗，也使电场更均匀，提高了功率MOS器件的耐电压能力。
Description
技术领域
本实用新型涉及一种金属氧化物半导体MOS器件，尤其涉及一种金属氧化物半导体MOS器件。
背景技术
沟槽功率MOS器件是在平面式功率MOS器件的基础上发展起来的。与平面式功率MOS器件相比，其具有导通电阻低、饱和压降低、开关速度快、沟道密度高、芯片尺寸小等优点；采用沟槽式结构，消除了平面式功率MOS器件存在的寄生JFET（结型场效应管）效应。目前深沟槽功率MOS器件已经发展成为中低压大功率MOS器件的主流。但是，现有沟槽大功率MOS器件仍然存在诸多待改善的技术问题。
发明内容
本实用新型提供一种金属氧化物半导体MOS器件，此金属氧化物半导体MOS器件既降低了器件的切换损耗，也使电场更均匀，提高了功率MOS器件的耐电压能力。
为达到上述目的，本实用新型采用的技术方案是：一种金属氧化物半导体MOS器件，包括N型外延层、位于N型外延层中上部的轻掺杂P型阱层，此轻掺杂P型阱层中间隔地开有第一沟槽和第二沟槽，位于轻掺杂P型阱层中的第一沟槽和第二沟槽从轻掺杂P型阱层上表面延伸至N型外延层内，所述第一沟槽和第二沟槽内均具有一闸极多晶硅部，所述第一沟槽、第二沟槽分别与各自的闸极多晶硅部之间均通过一闸极氧化层隔离；
所述轻掺杂P型阱层位于第一沟槽、第二沟槽之间区域的上部间隔地设置有第一重掺杂N型源极区、第二重掺杂N型源极区，此第一重掺杂N型源极区、第二重掺杂N型源极区分别位于第一沟槽、第二沟槽的周边；
所述轻掺杂P型阱层位于第一重掺杂N型源极区、第二重掺杂N型源极区之间的区域设置有一重掺杂P型区，所述重掺杂P型区上表面位于轻掺杂P型阱层上表面，且重掺杂P型区下表面延伸至所述N型外延层内并位于轻掺杂P型阱层的下方，所述重掺杂P型区的宽度在竖直方向下逐渐变小，所述重掺杂P型区与N型外延层的接触面为向下凸起的弧形面；
所述第一重掺杂N型源极区、第二重掺杂N型源极区与轻掺杂P型阱层的接触面均为弧形面，所述轻掺杂P型阱层与N型外延层的接触面为向下凸起的弧形面；
所述第一沟槽、第二沟槽上方和第一重掺杂N型源极区、第二重掺杂N型源极区靠近沟槽的区域上方覆盖有一介电质层，所述重掺杂P型区上方和第一重掺杂N型源极区、第二重掺杂N型源极区远离沟槽的区域上方覆盖有一金属层。
上述技术方案中的有关内容解释如下：
1、上述方案中，所述第一沟槽深度与第一重掺杂N型源极区深度的深度比为10：4~6。
2、上述方案中，所述第二沟槽深度与第二重掺杂N型源极区深度的深度比为10：4~6。
3、上述方案中，所述第一重掺杂N型源极区、第二重掺杂N型源极区均为高浓度砷掺杂N型源极区。
由于上述技术方案运用，本实用新型与现有技术相比具有下列优点：
1、本实用新型金属氧化物半导体MOS器件，其轻掺杂P型阱层位于第一重掺杂N型源极区、第二重掺杂N型源极区之间的区域设置有一重掺杂P型区，所述重掺杂P型区上表面位于轻掺杂P型阱层上表面，且重掺杂P型区下表面延伸至所述N型外延层内并位于轻掺杂P型阱层的下方，所述重掺杂P型区的宽度在竖直方向下逐渐变小，所述重掺杂P型区与N型外延层的接触面为向下凸起的弧形面，将最大电场从转移至位于重掺杂P型区下方的N型外延层内，从而降低了器件的切换损耗。
2、本实用新型金属氧化物半导体MOS器件，其第一重掺杂N型源极区、第二重掺杂N型源极区与轻掺杂P型阱层的接触面均为弧形面，所述轻掺杂P型阱层与N型外延层的接触面为向下凸起的弧形面，使电场更均匀，提高了功率MOS器件的耐电压能力。
附图说明
附图1为本实用新型金属氧化物半导体MOS器件的结构示意图。
以上附图中：1、N型外延层；2、轻掺杂P型阱层；3、第一沟槽；4、第二沟槽；5、闸极多晶硅部；6、闸极氧化层隔离；7、第一重掺杂N型源极区；8、第二重掺杂N型源极区；9、重掺杂P型区；10、介电质层；11、金属层。
具体实施方式
下面结合实施例对本实用新型作进一步描述：
实施例1：一种金属氧化物半导体MOS器件，包括N型外延层1、位于N型外延层1中上部的轻掺杂P型阱层2，此轻掺杂P型阱层2中间隔地开有第一沟槽3和第二沟槽4，位于轻掺杂P型阱层2中的第一沟槽3和第二沟槽4从轻掺杂P型阱层2上表面延伸至N型外延层1内，所述第一沟槽3和第二沟槽4内均具有一闸极多晶硅部5，所述第一沟槽3、第二沟槽4分别与各自的闸极多晶硅部5之间均通过一闸极氧化层隔离6；
所述轻掺杂P型阱层2位于第一沟槽3、第二沟槽4之间区域的上部间隔地设置有第一重掺杂N型源极区7、第二重掺杂N型源极区8，此第一重掺杂N型源极区7、第二重掺杂N型源极区8分别位于第一沟槽3、第二沟槽4的周边；
所述轻掺杂P型阱层2位于第一重掺杂N型源极区7、第二重掺杂N型源极区8之间的区域设置有一重掺杂P型区9，所述重掺杂P型区9上表面位于轻掺杂P型阱层2上表面，且重掺杂P型区9下表面延伸至所述N型外延层1内并位于轻掺杂P型阱层2的下方，所述重掺杂P型区9的宽度在竖直方向下逐渐变小，所述重掺杂P型区9与N型外延层1的接触面为向下凸起的弧形面；
所述第一重掺杂N型源极区7、第二重掺杂N型源极区8与轻掺杂P型阱层2的接触面均为弧形面，所述轻掺杂P型阱层2与N型外延层1的接触面为向下凸起的弧形面；
所述第一沟槽3、第二沟槽4上方和第一重掺杂N型源极区7、第二重掺杂N型源极区8靠近沟槽的区域上方覆盖有一介电质层10，所述重掺杂P型区9上方和第一重掺杂N型源极区7、第二重掺杂N型源极区8远离沟槽的区域上方覆盖有一金属层11。
上述第一沟槽3深度与第一重掺杂N型源极区7深度的深度比为10：4.5。
上述第二沟槽4深度与第二重掺杂N型源极区8深度的深度比为10：4.5。
实施例2：一种金属氧化物半导体MOS器件，包括N型外延层1、位于N型外延层1中上部的轻掺杂P型阱层2，此轻掺杂P型阱层2中间隔地开有第一沟槽3和第二沟槽4，位于轻掺杂P型阱层2中的第一沟槽3和第二沟槽4从轻掺杂P型阱层2上表面延伸至N型外延层1内，所述第一沟槽3和第二沟槽4内均具有一闸极多晶硅部5，所述第一沟槽3、第二沟槽4分别与各自的闸极多晶硅部5之间均通过一闸极氧化层隔离6；
所述轻掺杂P型阱层2位于第一沟槽3、第二沟槽4之间区域的上部间隔地设置有第一重掺杂N型源极区7、第二重掺杂N型源极区8，此第一重掺杂N型源极区7、第二重掺杂N型源极区8分别位于第一沟槽3、第二沟槽4的周边；
所述轻掺杂P型阱层2位于第一重掺杂N型源极区7、第二重掺杂N型源极区8之间的区域设置有一重掺杂P型区9，所述重掺杂P型区9上表面位于轻掺杂P型阱层2上表面，且重掺杂P型区9下表面延伸至所述N型外延层1内并位于轻掺杂P型阱层2的下方，所述重掺杂P型区9的宽度在竖直方向下逐渐变小，所述重掺杂P型区9与N型外延层1的接触面为向下凸起的弧形面；
所述第一重掺杂N型源极区7、第二重掺杂N型源极区8与轻掺杂P型阱层2的接触面均为弧形面，所述轻掺杂P型阱层2与N型外延层1的接触面为向下凸起的弧形面；
所述第一沟槽3、第二沟槽4上方和第一重掺杂N型源极区7、第二重掺杂N型源极区8靠近沟槽的区域上方覆盖有一介电质层10，所述重掺杂P型区9上方和第一重掺杂N型源极区7、第二重掺杂N型源极区8远离沟槽的区域上方覆盖有一金属层11。
上述第一沟槽3深度与第一重掺杂N型源极区7深度的深度比为10：5.2。
上述第二沟槽4深度与第二重掺杂N型源极区8深度的深度比为10：5.2。
上述第一重掺杂N型源极区7、第二重掺杂N型源极区8均为高浓度砷掺杂N型源极区。
采用上述金属氧化物半导体MOS器件时，其将最大电场转移至位于重掺杂P型区下方的N型外延层内，从而降低了器件的切换损耗；还有，其第一重掺杂N型源极区、第二重掺杂N型源极区与轻掺杂P型阱层的接触面均为弧形面，所述轻掺杂P型阱层与N型外延层的接触面为向下凸起的弧形面，使电场更均匀，提高了功率MOS器件的耐电压能力。
上述实施例只为说明本实用新型的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本实用新型的内容并据以实施，并不能以此限制本实用新型的保护范围。凡根据本实用新型精神实质所作的等效变化或修饰，都应涵盖在本实用新型的保护范围之内。
Claims (4)
1.一种金属氧化物半导体MOS器件，其特征在于：包括N型外延层（1）、位于N型外延层（1）中上部的轻掺杂P型阱层（2），此轻掺杂P型阱层（2）中间隔地开有第一沟槽（3）和第二沟槽（4），位于轻掺杂P型阱层（2）中的第一沟槽（3）和第二沟槽（4）从轻掺杂P型阱层（2）上表面延伸至N型外延层（1）内，所述第一沟槽（3）和第二沟槽（4）内均具有一闸极多晶硅部（5），所述第一沟槽（3）、第二沟槽（4）分别与各自的闸极多晶硅部（5）之间均通过一闸极氧化层隔离（6）；
所述轻掺杂P型阱层（2）位于第一沟槽（3）、第二沟槽（4）之间区域的上部间隔地设置有第一重掺杂N型源极区（7）、第二重掺杂N型源极区（8），此第一重掺杂N型源极区（7）、第二重掺杂N型源极区（8）分别位于第一沟槽（3）、第二沟槽（4）的周边；
所述轻掺杂P型阱层（2）位于第一重掺杂N型源极区（7）、第二重掺杂N型源极区（8）之间的区域设置有一重掺杂P型区（9），所述重掺杂P型区（9）上表面位于轻掺杂P型阱层（2）上表面，且重掺杂P型区（9）下表面延伸至所述N型外延层（1）内并位于轻掺杂P型阱层（2）的下方，所述重掺杂P型区（9）的宽度在竖直方向下逐渐变小，所述重掺杂P型区（9）与N型外延层（1）的接触面为向下凸起的弧形面；
所述第一重掺杂N型源极区（7）、第二重掺杂N型源极区（8）与轻掺杂P型阱层（2）的接触面均为弧形面，所述轻掺杂P型阱层（2）与N型外延层（1）的接触面为向下凸起的弧形面；
所述第一沟槽（3）、第二沟槽（4）上方和第一重掺杂N型源极区（7）、第二重掺杂N型源极区（8）靠近沟槽的区域上方覆盖有一介电质层（10），所述重掺杂P型区（9）上方和第一重掺杂N型源极区（7）、第二重掺杂N型源极区（8）远离沟槽的区域上方覆盖有一金属层（11）。
2.根据权利要求1所述的金属氧化物半导体MOS器件，其特征在于：所述第一沟槽（3）深度与第一重掺杂N型源极区（7）深度的深度比为10：4~6。
3.根据权利要求1所述的金属氧化物半导体MOS器件，其特征在于：所述第二沟槽（4）深度与第二重掺杂N型源极区（8）深度的深度比为10：4~6。
4.根据权利要求1所述的金属氧化物半导体MOS器件，其特征在于：所述第一重掺杂N型源极区（7）、第二重掺杂N型源极区（8）均为高浓度砷掺杂N型源极区。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202120434016.9U CN214411211U (zh) | 2021-02-26 | 2021-02-26 | 金属氧化物半导体mos器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202120434016.9U CN214411211U (zh) | 2021-02-26 | 2021-02-26 | 金属氧化物半导体mos器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN214411211U true CN214411211U (zh) | 2021-10-15 |
Family
ID=78026787
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202120434016.9U Active CN214411211U (zh) | 2021-02-26 | 2021-02-26 | 金属氧化物半导体mos器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN214411211U (zh) |
-
2021
- 2021-02-26 CN CN202120434016.9U patent/CN214411211U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101210014B1 (ko) | Ｍｏｓ 장치, ｍｏｓ 장치 제조 방법 및 집적 회로 | |
| US20070075362A1 (en) | Self-aligned schottky-barrier clamped trench DMOS transistor structure and its manufacturing methods | |
| KR20000071468A (ko) | 개선된 파워 트렌치 모스-게이트 디바이스 및 이를성형하는 공정 | |
| CN108292677A (zh) | 一种具有体内场板的折叠型终端 | |
| CN106098777A (zh) | 一种分裂栅积累型dmos器件 | |
| CN109103257A (zh) | 高可靠性深沟槽功率mos器件 | |
| CN103545346A (zh) | 隔离型n型ldmos器件及其制造方法 | |
| CN113066865A (zh) | 降低开关损耗的半导体器件及其制作方法 | |
| CN214411211U (zh) | 金属氧化物半导体mos器件 | |
| CN214411210U (zh) | 低功耗沟槽式功率mos器件 | |
| CN214411212U (zh) | 垂直功率mos晶体管 | |
| CN214411207U (zh) | 沟槽型mos器件 | |
| CN214411209U (zh) | 功率金属氧化物半导体场效晶体管 | |
| CN213366599U (zh) | 带有栅极沟槽结构的碳化硅mosfet | |
| CN213026140U (zh) | 一种沟槽mosfet结构 | |
| CN212810310U (zh) | 沟槽型mos晶体管 | |
| CN214411208U (zh) | 半导体场效应晶体管 | |
| CN211017082U (zh) | 一种超结型mosfet器件 | |
| CN212161822U (zh) | 功率mosfet器件 | |
| CN212342640U (zh) | 沟槽mos场效应晶体管 | |
| CN214753779U (zh) | 碳化硅闸沟槽式功率场效晶体管器件 | |
| CN212161821U (zh) | 高可靠性垂直功率mos器件 | |
| CN212342637U (zh) | 垂直功率mos半导体器件 | |
| CN211654830U (zh) | 沟槽型大功率mosfet器件 | |
| CN213583801U (zh) | 垂直功率mos半导体器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |