CN214176018U - 功率半导体封装结构 - Google Patents

功率半导体封装结构 Download PDF

Info

Publication number
CN214176018U
CN214176018U CN202022623093.7U CN202022623093U CN214176018U CN 214176018 U CN214176018 U CN 214176018U CN 202022623093 U CN202022623093 U CN 202022623093U CN 214176018 U CN214176018 U CN 214176018U
Authority
CN
China
Prior art keywords
chip
copper
power semiconductor
package
semiconductor package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202022623093.7U
Other languages
English (en)
Inventor
曹周
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Great Team Backend Foundry Dongguan Co Ltd
Original Assignee
Great Team Backend Foundry Dongguan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Great Team Backend Foundry Dongguan Co Ltd filed Critical Great Team Backend Foundry Dongguan Co Ltd
Priority to CN202022623093.7U priority Critical patent/CN214176018U/zh
Application granted granted Critical
Publication of CN214176018U publication Critical patent/CN214176018U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本实用新型公开一种功率半导体封装结构，包括：第一封装体，所述第一封装体中封装有基板以及焊接于所述基板上的若干芯片；铜夹，于所述第一封装体的外部电连接所述第一封装体中的芯片；第二封装体，所述第一封装体以及所述铜夹均封装于所述第二封装体中。本方案中通过设置铜夹用于连接芯片，并将铜夹与芯片封装在不同的封装体中，能够避免在铜夹焊接过程中焊锡材料对芯片的污染，而使得产品焊接受到影响。

Description

功率半导体封装结构
技术领域
本实用新型属于半导体结构技术领域，更具体地说，它涉及一种功率半导体封装结构。
背景技术
功率半导体产品结构中包含有若干芯片以及从基板或芯片引出至功率半导体外部的引脚，现有半导体结构在加工过程中，通过焊接的方式对芯片之间以及芯片与基板之间进行连接，传统的芯片与基板的连接方式是直接将导线两端分别与芯片以及基板焊接，焊接过程中焊锡中存在的松香会对芯片造成污染，导致焊接稳定性不够，影响产品质量。
实用新型内容
本实用新型实施例的目的在于：提供一种功率半导体封装结构，其能够解决现有技术中存在的上述问题。
本实用新型的上述技术目的是通过以下技术方案得以实现的：
提供一种功率半导体封装结构，包括：
第一封装体，所述第一封装体中封装有基板以及焊接于所述基板上的若干芯片；
铜夹，于所述第一封装体的外部电连接所述第一封装体中的芯片；
第二封装体，所述第一封装体以及所述铜夹均封装于所述第二封装体中。
作为所述的功率半导体封装结构的一种优选的技术方案，还包括设置在所述芯片上方的导电垫片，所述导电垫片远离所述芯片的表面位于同一平面，以使所述导电垫片的上表面能够同时暴露于所述第一封装体与所述第二封装体的临界面，以便于所述铜夹对所述芯片进行电连接。
作为所述的功率半导体封装结构的一种优选的技术方案，所述基板为覆铜陶瓷基板，所述芯片焊接在所述覆铜陶瓷基板的上表面，所述导电垫片朝向所述芯片的一侧表面分别贴合于对应的所述芯片上。
作为所述的功率半导体封装结构的一种优选的技术方案，还包括若干金属引脚，所述金属引脚被封装在所述第二封装体中，通过所述导电垫片连接所述覆铜陶瓷基板以及所述芯片。
作为所述的功率半导体封装结构的一种优选的技术方案，所述导电垫片朝向所述覆铜陶瓷基板的一侧对应贴合所述覆铜陶瓷基板和所述芯片表面。
作为所述的功率半导体封装结构的一种优选的技术方案，还包括用于连接所述芯片的控制端与所述基板的铝线，所述铝线封装在所述第一封装体中。
作为所述的功率半导体封装结构的一种优选的技术方案，所述铜夹具有第一折弯部、第二折弯部以及连接部，所述第一折弯部与所述第二折弯部通过连接部连接，所述第一折弯部与所述功率芯片的导电垫片电连接，所述第二折弯部与所述控制芯片的导电垫片电连接。
作为所述的功率半导体封装结构的一种优选的技术方案，还包括散热板，所述散热板设置在述覆铜陶瓷基板非设置有所述芯片的一侧。
作为所述的功率半导体封装结构的一种优选的技术方案，所述散热板暴露于所述第二封装体的外部。
作为所述的功率半导体封装结构的一种优选的技术方案，还包括封装外壳，所述封装外壳罩设于所述第二封装体的外部，其朝向所述散热板的端部通过粘结材料与所述散热板粘结。
综上所述，本实用新型具有以下有益效果：
本方案中通过设置铜夹用于连接芯片，并将铜夹与芯片封装在不同的封装体中，能够避免在铜夹焊接过程中焊锡材料对芯片的污染，而使得产品焊接受到影响。
本实用新型提出的功率半导体封装结构，其包括外壳、基板以及金属引脚，基板设在外壳内，其设有功率芯片，功率芯片与金属引脚电连接，外壳开设有连通内外壁面的通孔，金属引脚通过通孔伸出于外壳的外壁面，以将功率芯片的功率端引出，相比于以往功率端的引出方式，其具有较小的焊接面积和焊接连接部分，有效地降低其焊接过程中所受的热应力，从而保证了产品的耐受热应力程度。
附图说明
为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。
图1是本实用新型功率半导体封装结构的结构示意图。
图中：
100、覆铜陶瓷基板；200、芯片；300、铜夹；400、金属引脚；500、导电垫片；600、散热板；700、第一封装体；800、第二封装体；900、封装外壳；1000、铝线。
具体实施方式
下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型的一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
需要说明，本实用新型实施例中所有方向性指示(诸如上、下、左、右、前、后……)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。
另外，在本实用新型中涉及“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本实用新型要求的保护范围之内。
如图1所示，本实施例中提供一种功率半导体封装结构，包括：
第一封装体700，所述第一封装体700中封装有基板以及焊接于所述基板上的若干芯片200；铜夹300，于所述第一封装体700的外部电连接所述第一封装体700中的芯片200；第二封装体800，所述第一封装体700以及所述铜夹300均封装于所述第二封装体800中。
本方案中通过设置铜夹300用于连接芯片200，并将铜夹300与芯片200封装在不同的封装体中，能够避免在铜夹300焊接过程中焊锡材料对芯片200的污染，而使得产品焊接受到影响。
本方案中所述第一封装体700与所述第二封装体800所采用的材料不同，具体的，所述第一封装体700采用环氧树脂，所述第二封装体800采用硅胶，环氧树脂能够完成传统的芯片200封装，保证其电器性能，硅胶封装用于对铜夹300进行保护，从而减少应力对铜夹300造成影响，而影响产品寿命。
为了实现上述封装结构，本实施例中还包括设置在所述芯片200上方的导电垫片500，所述导电垫片500远离所述芯片200的表面位于同一平面，以使所述导电垫片500的上表面能够同时暴露于所述第一封装体700与所述第二封装体800的临界面，以便于所述铜夹300对所述芯片200进行电连接。
通过将导电垫片500远离芯片200的表面设置为同一高度，使其位于同一平面，能够避免铜夹300为适应不同高度的芯片200而进行弯折，可以降低铜夹300的加工难度，同时可以提高其焊接质量，从而保证产品质量。
作为优选，本实施例中所述基板为覆铜陶瓷基板100，所述芯片200焊接在所述覆铜陶瓷基板100的上表面，所述导电垫片500朝向所述芯片200的一侧表面分别贴合于对应的所述芯片200上。还包括若干金属引脚400，所述金属引脚400被封装在所述第二封装体800中，通过所述导电垫片500连接所述覆铜陶瓷基板100以及所述芯片200。
具体的，所述覆铜陶瓷基板100的上表面铜层上绘制有电路图形，芯片200以及引脚均设置在线路图形上，本方案中的所述导电垫片500还与覆铜陶瓷基板100的上表面铜层设置有对应的部分，该部分的引脚通过导电垫片500与所述覆铜陶瓷基板100连接，同时，本方案中所述的导电垫片500对应于所述覆铜陶瓷基板100的部分其远离覆铜陶瓷基板100的表面也与对应所述芯片200的部分远离芯片200的表面处于同一表面，即，导电垫片500朝向覆铜陶瓷基板100的一侧呈阶梯状，其高度对应于不同芯片200的厚度以及覆铜陶瓷基板100的厚度而不同，而其远离覆铜陶瓷基板100的一侧均位于同一平面，以便于铜夹300以及引脚的焊接。
具体的，本方案中第一封装体700封装的过程中导电垫片500的上表面并不外露，其封装时被封装材料包裹，在封装完成并固化后，通过研磨的方式对上表面进行材料去除，使得导电垫片500的上表面外露，而在此情况下才进行铜夹300以及金属引脚400的焊接，而该焊接过程由于在第一封装体700封装完成的情况下进行，从而不会对芯片200以及覆铜陶瓷基板100造成污染，可以提高产品的合格率以及稳定性。
所述导电垫片500朝向所述覆铜陶瓷基板100的一侧对应贴合所述覆铜陶瓷基板100和所述芯片200表面，其通过焊接的方式与所述覆铜陶瓷基板100连接。
还包括用于连接所述芯片200的控制端和金属基板的铝线1000，所述铝线1000两端分别焊接在对应的芯片200以及所述覆铜陶瓷基板100上。
本方案中通过金属引脚400与外部电极连接，能够保证产品耐受较大的热应力时不影响产品性能，从而提高产品质量。通过铜夹300连接需要连接的芯片200，使得功率半导体中不再需要在铜夹300上焊接铝线1000来连接芯片200，使其功率端彻底摆脱铝线1000，从而避免铝线1000焊接过程中焊料融化而造成铜夹300表面的污染而造成导电异常。
具体的，本实施例中所述铜夹300的结构为，具有第一折弯部、第二折弯部以及连接部，所述第一折弯部与所述第二折弯部通过连接部连接，所述第一折弯部与所述功率芯片200的导电垫片500电连接，所述第二折弯部与所述控制芯片200的导电垫片500电连接。
作为一种优选的技术方案，本实施例中所述的功率半导体封装结构还包括散热板600，所述散热板600设置在述覆铜陶瓷基板100非设置有所述芯片200的一侧。
所述散热板600暴露于所述第二封装体800的外部。
优选的，本实施例所述的功率半导体封装结构还包括封装外壳900，所述封装外壳900罩设于所述第二封装体800的外部，其朝向所述散热板600的端部通过粘结材料与所述散热板600粘结。
同时本实施例中公开所述功率半导体封装结构的加工工艺，提供覆铜陶瓷基板100，并在所述覆铜陶瓷基板100的一侧表面绘制线路图形，在该表面放置芯片200，在芯片200以及覆铜陶瓷基板100的上方放置导电垫片500焊接材料，通过回流焊工艺将导电垫片500焊接在芯片200以及覆铜陶瓷基板100上，并通过焊接铝线1000将芯片200与覆铜陶瓷基板100电连接，焊接完成后在覆铜陶瓷基板100、芯片200以及导电垫片500表面进行第一封装体700封装，封装后对上表面进行研磨，使得导电垫片500暴露于所述第一封装体700外部，之后在外露的导电垫片500上放置焊接材料、引脚以及铜夹300，通过回流焊将引脚和铜夹300焊接在相应的位置，再提供散热板600，在散热板600上放置焊接材料以及已完成的第一封装体700封装的封装产品，通过回流焊将已完成第一封装体700封装的封装产品焊接在散热板600上，之后进行封装外壳900的组装，组装完封装外壳900后在壳体内部灌入第二封装体800形成完整产品。
以上所述仅是本实用新型的优选实施方式，本实用新型的保护范围并不仅局限于上述实施例，凡属于本实用新型思路下的技术方案均属于本实用新型的保护范围。应当指出，对于本技术领域的普通技术人员来说，在不脱离本实用新型原理前提下的若干改进和润饰，这些改进和润饰也应视为本实用新型的保护范围。

Claims (10)

1.一种功率半导体封装结构，其特征在于，包括：
第一封装体，所述第一封装体中封装有基板以及焊接于所述基板上的若干芯片；
铜夹，于所述第一封装体的外部电连接所述第一封装体中的芯片；
第二封装体，所述第一封装体以及所述铜夹均封装于所述第二封装体中。
2.根据权利要求1所述的功率半导体封装结构，其特征在于，还包括设置在所述芯片上方的导电垫片，所述导电垫片远离所述芯片的表面位于同一平面，以使所述导电垫片的上表面能够同时暴露于所述第一封装体与所述第二封装体的临界面，以便于所述铜夹对所述芯片进行电连接。
3.根据权利要求2所述的功率半导体封装结构，其特征在于，所述基板为覆铜陶瓷基板，所述芯片焊接在所述覆铜陶瓷基板的上表面，所述导电垫片朝向所述芯片的一侧表面分别贴合于对应的所述芯片上。
4.根据权利要求3所述的功率半导体封装结构，其特征在于，还包括若干金属引脚，所述金属引脚被封装在所述第二封装体中，通过所述导电垫片连接所述覆铜陶瓷基板以及所述芯片。
5.根据权利要求4所述的功率半导体封装结构，其特征在于，所述导电垫片朝向所述覆铜陶瓷基板的一侧对应贴合所述覆铜陶瓷基板和所述芯片表面。
6.根据权利要求5所述的功率半导体封装结构，其特征在于，还包括用于连接所述芯片的控制端与所述基板的铝线，所述铝线封装在所述第一封装体中。
7.根据权利要求6所述的功率半导体封装结构，其特征在于，所述铜夹具有第一折弯部、第二折弯部以及连接部，所述第一折弯部与所述第二折弯部通过连接部连接，所述第一折弯部与功率芯片的导电垫片电连接，所述第二折弯部与控制芯片的导电垫片电连接。
8.根据权利要求7所述的功率半导体封装结构，其特征在于，还包括散热板，所述散热板设置在述覆铜陶瓷基板非设置有所述芯片的一侧。
9.根据权利要求8所述的功率半导体封装结构，其特征在于，所述散热板暴露于所述第二封装体的外部。
10.根据权利要求9所述的功率半导体封装结构，其特征在于，还包括封装外壳，所述封装外壳罩设于所述第二封装体的外部，其朝向所述散热板的端部通过粘结材料与所述散热板粘结。
CN202022623093.7U 2020-11-13 2020-11-13 功率半导体封装结构 Active CN214176018U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202022623093.7U CN214176018U (zh) 2020-11-13 2020-11-13 功率半导体封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202022623093.7U CN214176018U (zh) 2020-11-13 2020-11-13 功率半导体封装结构

Publications (1)

Publication Number Publication Date
CN214176018U true CN214176018U (zh) 2021-09-10

Family

ID=77600403

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202022623093.7U Active CN214176018U (zh) 2020-11-13 2020-11-13 功率半导体封装结构

Country Status (1)

Country Link
CN (1) CN214176018U (zh)

Similar Documents

Publication Publication Date Title
KR100214561B1 (ko) 버틈 리드 패키지
CN109244045A (zh) 一种厚膜基板小型化金属管壳封装结构
CN218730911U (zh) 一种内绝缘的双面散热封装结构
CN111372393A (zh) 一种降低焊接空洞率的qfn元件贴片方法
CN101740528B (zh) 增进散热的无外引脚式半导体封装构造及其组合
CN214176018U (zh) 功率半导体封装结构
CN210928142U (zh) 一种用于方形扁平无引脚封装的印刷电路板
JPH07235618A (ja) 多端子半導体パッケージ
CN202034361U (zh) 一种半导体封装结构
CN216980249U (zh) 一种贴片型热敏电阻
CN217719583U (zh) 半桥二极管集成器件、功率模块及变频器
CN216413057U (zh) 半导体电路
CN212084994U (zh) 一种并联封装的器件组
CN115966522A (zh) 一种带围坝内埋式芯片封装结构及封装方法
JPS622587A (ja) ハイパワ−用混成集積回路
CN208848880U (zh) 一种厚膜基板小型化金属管壳封装结构
CN219999689U (zh) 电路板组件
CN219575622U (zh) 封装结构、电路板结构以及电子设备
CN219144254U (zh) 大电流电池保护板及大电流电池
CN211744885U (zh) 一种降低焊接空洞率的qfn元件贴片结构
CN218299820U (zh) 一种封装结构及应用其的半导体产品
CN218274581U (zh) 功率器件焊接铝箔带结构
CN218039190U (zh) 一种双面封装产品
CN212542425U (zh) 一种半导体封装件
CN212876176U (zh) 一种贴片贴板结构

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant