CN211744885U - 一种降低焊接空洞率的qfn元件贴片结构 - Google Patents
一种降低焊接空洞率的qfn元件贴片结构 Download PDFInfo
- Publication number
- CN211744885U CN211744885U CN202020446234.XU CN202020446234U CN211744885U CN 211744885 U CN211744885 U CN 211744885U CN 202020446234 U CN202020446234 U CN 202020446234U CN 211744885 U CN211744885 U CN 211744885U
- Authority
- CN
- China
- Prior art keywords
- qfn
- preformed
- tin
- paste
- pcb
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
本实用新型公开了一种降低焊接空洞率的QFN元件贴片结构，在PCB接地焊盘区域选取若干圆点，在各圆点上印刷锡膏，在印刷锡膏上粘结预成型锡片，QFN元件底面的导热焊盘贴装于预成型锡片上表面，然后回流焊接。所述预成型锡片不含助焊剂。所述QFN元件使用贴片机贴装，QFN元件四周的导电焊盘贴于PCB对应的接触电极，QFN元件底面的导热焊盘对应贴装于预成型锡片上表面。本实用新型使用不含助焊剂的预成型锡片代替原有的无铅锡膏，使用全自动贴片机预先贴打预成型锡片后贴打QFN元件，减少物料焊接空洞率，空洞率降低至30%以下。
Description
技术领域
本实用新型涉及电子组件的贴片封装领域，特别涉及一种降低焊接空洞率的QFN元件贴片结构。
背景技术
QFN是一种无引脚封装，呈正方形或矩形，封装底部中央位置有一个大面积裸露焊盘用来导热，围绕大焊盘的封装外围四周有实现电气连结的导电焊盘。由于QFN封装不像传统的SOIC与TSOP封装那样具有鸥翼状引线，内部引脚与焊盘之间的导电路径短，自感系数以及封装体内布线电阻很低，所以它能提供卓越的电性能。此外，它还通过外露的引线框架焊盘提供了出色的散热性能，该焊盘具有直接散热通道，用于释放封装内的热量。通常将散热焊盘直接焊接在电路板上，并且PCB中的散热过孔有助于将多余的功耗扩散到铜接地板中，从而吸收多余的热量。
现有的QFN元件贴片方式，是采用全自动印刷机印刷无铅锡膏和全自动贴片机贴装QFN原件，最后采用全自动回流焊温控机活化锡膏。如图1所示，在PCB板1的接地焊盘区域和四周的接触电极上分别印刷第一锡膏2和第二锡膏3， QFN元件4底面的导热焊盘贴装于第一锡膏2上表面，然后回流焊接。
现有技术存在以下缺点：
a、料件周边有大面积的镀金层散热较快，且有其他原件吸热较多，无法使得助焊剂充分挥发；
b、物料为中空结构热量传导不足，无法使得助焊剂充分挥发
c、PCB基板含有低温陶瓷片，无法保证陶瓷片不被破坏的情况下提供更高的温度以便助焊剂充分挥发。
实用新型内容
本实用新型目的是：提供一种降低焊接空洞率的QFN元件贴片结构。
本实用新型的技术方案是：
一种降低焊接空洞率的QFN元件贴片结构，在PCB接地焊盘区域选取若干圆点，在各圆点上印刷锡膏，在印刷锡膏上粘结预成型锡片，QFN元件底面的导热焊盘贴装于预成型锡片上表面，然后回流焊接。
优选的，所述预成型锡片不含助焊剂。
优选的，所述预成型锡片使用贴片机贴到PCB接地焊盘的印刷锡膏上。
优选的，所述QFN元件使用贴片机贴装，QFN元件四周的导电焊盘贴于PCB对应的接触电极，QFN元件底面的导热焊盘对应贴装于预成型锡片上表面。
优选的，所述圆点数量为四个，四个圆点在矩形的PCB接地焊盘区域呈对角分布。
优选的，回流焊接后，采用X光检测QFN元件导热焊盘与PCB接地焊盘区域间的空洞率。
本实用新型的优点是：
本实用新型使用不含助焊剂的预成型锡片代替原有的无铅锡膏，使用全自动贴片机预先贴打预成型锡片后贴打QFN元件，减少物料焊接空洞率，空洞率降低至30%以下。
附图说明
下面结合附图及实施例对本实用新型作进一步描述：
图1为现有的QFN元件贴片示意图；
图2为本实用新型的QFN元件贴片示意图。
具体实施方式
如图2所示，本实用新型的降低焊接空洞率的QFN元件贴片结构，在PCB板1接地焊盘区域选取四个圆点，四个圆点在矩形的PCB接地焊盘区域呈对角分布。在各圆点上印刷第一锡膏2，四周的接触电极上印刷第二锡膏3。在第一印刷锡膏2上粘结预成型锡片5，QFN元件4底面的导热焊盘贴装于预成型锡片5上表面，然后回流焊接。
所述预成型锡片不含助焊剂，使用贴片机贴到PCB接地焊盘的印刷锡膏上，QFN元件使用贴片机贴装，QFN元件四周的导电焊盘贴于PCB对应的接触电极，QFN元件底面的导热焊盘对应贴装于预成型锡片上表面。
回流焊接后，采用X光检测QFN元件导热焊盘与PCB接地焊盘区域间的空洞率。
上述实施例只为说明本实用新型的技术构思及特点，其目的在于让熟悉此项技术的人能够了解本实用新型的内容并据以实施，并不能以此限制本实用新型的保护范围。凡根据本实用新型主要技术方案的精神实质所做的修饰，都应涵盖在本实用新型的保护范围之内。
Claims (4)
1.一种降低焊接空洞率的QFN元件贴片结构，其特征在于：在PCB接地焊盘区域选取若干圆点，在各圆点上印刷锡膏，在印刷锡膏上粘结预成型锡片，QFN元件底面的导热焊盘贴装于预成型锡片上表面，然后回流焊接。
2.根据权利要求1所述的降低焊接空洞率的QFN元件贴片结构，其特征在于：所述预成型锡片使用贴片机贴到PCB接地焊盘的印刷锡膏上。
3.根据权利要求2所述的降低焊接空洞率的QFN元件贴片结构，其特征在于：所述QFN元件使用贴片机贴装，QFN元件四周的导电焊盘贴于PCB对应的接触电极，QFN元件底面的导热焊盘对应贴装于预成型锡片上表面。
4.根据权利要求1所述的降低焊接空洞率的QFN元件贴片结构，其特征在于：所述圆点数量为四个，四个圆点在矩形的PCB接地焊盘区域呈对角分布。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202020446234.XU CN211744885U (zh) | 2020-03-31 | 2020-03-31 | 一种降低焊接空洞率的qfn元件贴片结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202020446234.XU CN211744885U (zh) | 2020-03-31 | 2020-03-31 | 一种降低焊接空洞率的qfn元件贴片结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN211744885U true CN211744885U (zh) | 2020-10-23 |
Family
ID=72853184
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202020446234.XU Active CN211744885U (zh) | 2020-03-31 | 2020-03-31 | 一种降低焊接空洞率的qfn元件贴片结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN211744885U (zh) |
-
2020
- 2020-03-31 CN CN202020446234.XU patent/CN211744885U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3346263B2 (ja) | プリント配線板及びその製造方法 | |
| CN111372393A (zh) | 一种降低焊接空洞率的qfn元件贴片方法 | |
| JP2002076589A5 (zh) | ||
| CN104701291A (zh) | 用于qfn芯片的pcb散热焊盘、qfn芯片与pcb焊接方法 | |
| JPH09307238A (ja) | 多層回路基板 | |
| CN105789154A (zh) | 一种倒装芯片模组 | |
| CN211719597U (zh) | 一种具有释热防短路结构的贴片式二极管 | |
| CN205004324U (zh) | 一种智能功率模块芯片 | |
| TWI220782B (en) | Cavity-down ball grid array package with heat spreader | |
| CN217214695U (zh) | 芯片封装结构 | |
| JP5774292B2 (ja) | 回路装置およびその製造方法 | |
| US20020146863A1 (en) | Method of mounting an exposed-pad type of semiconductor device over a printed circuit board | |
| JP2006147723A (ja) | 半導体素子用の電気回路基板 | |
| CN211744885U (zh) | 一种降低焊接空洞率的qfn元件贴片结构 | |
| CN217719583U (zh) | 半桥二极管集成器件、功率模块及变频器 | |
| CN112701055B (zh) | 一种埋置元件的封装方法及封装结构 | |
| CN212084994U (zh) | 一种并联封装的器件组 | |
| US20020066592A1 (en) | Ball grid array package capable of increasing heat-spreading effect and preventing electromagnetic interference | |
| CN210956656U (zh) | 一种芯片封装结构及存储器 | |
| CN112701049A (zh) | 一种半导体模块的封装方法及半导体模块 | |
| CN220510060U (zh) | 一种cob封装基板 | |
| CN213212147U (zh) | 半导体器件结构 | |
| CN214176018U (zh) | 功率半导体封装结构 | |
| CN210129502U (zh) | 集成芯片、智能功率模块及空调器 | |
| CN219553617U (zh) | 芯片的封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |