CN214045583U - 滤波器元件 - Google Patents

滤波器元件 Download PDF

Info

Publication number
CN214045583U
CN214045583U CN201990000714.9U CN201990000714U CN214045583U CN 214045583 U CN214045583 U CN 214045583U CN 201990000714 U CN201990000714 U CN 201990000714U CN 214045583 U CN214045583 U CN 214045583U
Authority
CN
China
Prior art keywords
inductor
shunt
series
capacitor
conductor patterns
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201990000714.9U
Other languages
English (en)
Inventor
重松悟史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Application granted granted Critical
Publication of CN214045583U publication Critical patent/CN214045583U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/29—Terminals; Tapping arrangements for signal inductances
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/0115—Frequency selective two-port networks comprising only inductors and capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/09—Filters comprising mutual inductance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/17—Structural details of sub-circuits of frequency selective networks
    • H03H7/1741—Comprising typical LC combinations, irrespective of presence and location of additional resistors
    • H03H7/1758—Series LC in shunt or branch path
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/17—Structural details of sub-circuits of frequency selective networks
    • H03H7/1741—Comprising typical LC combinations, irrespective of presence and location of additional resistors
    • H03H7/1766—Parallel LC in series path
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H01F2017/0026—Multilayer LC-filter
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H01F2027/2809—Printed windings on stacked layers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021—Constructional details
    • H03H2001/0085—Multilayer, e.g. LTCC, HTCC, green sheets

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Filters And Equalizers (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

滤波器元件(101)具备：串联电感器(L11、L12)，串联地连接于信号路径；分路电感器(L21、L22)，分路地连接在信号路径与接地之间；和电容器(C1)，与分路电感器(L21、L22)串联连接。分路电感器(L21、L22)包括互相并联连接的分路第1电感器(L21)以及分路第2电感器(L22)，从层叠方向观察，构成电容器(C1)的导体图案(31、32)与串联电感器(L11、L12)以及分路电感器(L21、L22)的线圈开口部(CO1、CO2)重叠。电容器(C1)在绝缘体层以及导体图案的层叠方向上，被分路第1电感器(L21)和分路第2电感器(L22)夹着。

Description

滤波器元件
技术领域
本实用新型涉及具备电感器以及电容器的滤波器元件。
背景技术
以往，在高频电路所具备的低通滤波器等滤波器元件中，在一个元件内具备电感器以及电容器。例如，如图22(A)所示，利用串联连接于信号路径的电感器L1和分路连接在信号路径与接地之间的电容器C1来构成低通滤波器。
此外，在专利文献1中，示出了使得通过使用在电路上成为变压器(自耦变压器)构造的两个电感器来构成滤波器电路，从而将变压器的互感加在电感器上的滤波器电路。
通过这样的互感的有效利用，可实现通过损耗(I.L)的改善以及滤波器的Q值的提高。
在先技术文献
专利文献
专利文献1：国际公开第2016/167171号
实用新型内容
实用新型要解决的课题
为了利用变压器的互感来改善通过损耗(I.L)以及使滤波器的Q值提高，图22(A)所示的利用自耦变压器的一部分构成了低通滤波器的电感器L1的电路能够表示为例如图22(B)所示的那样的电路。在图22(B) 中，电感器L1、L2磁场耦合而成为自耦变压器构造。
然而，在例如构成阻止便携式电话通信中的2.3GHz以上的高频段的低通滤波器的情况下，该低通滤波器的电感器L1、L2的电感分量成为数 nH程度这样的较小的值。
为了使电感器L1、L2的电感为较小的值，只要使构成电感器的导体图案的匝数减少即可，但如接下来描述的那样，在匝数上存在限制。即，在芯片部件的输入输出电极的位置上存在限制，需要设置在长方体形状的安装面的4个边的中央或4个角，因而例如在两个输入输出端子处于互相对置位置的情况下，如果要将上述导体图案引出到两个输入输出端子而且形成充分的磁通量，则结果是，在通常的情况下形成(N+0.5)匝(在此 N为1以上的整数)的导体图案。在该情况下，最低为1.5匝。
因此，可考虑将多个电感器并联连接的构造，但由于并联连接的多个电感器彼此磁场耦合，因而并联连接所产生的合成电感的降低效果较小。
因此，本实用新型的目的在于，在包括电感器以及电容器的滤波器元件中，提供一种包括电感较小的电感器的滤波器元件。
用于解决课题的手段
(1)作为本公开的一个例子的滤波器元件具备第1输入输出端子、第2输入输出端子、接地端子，并且具备：串联电感器，串联地连接在所述第1输入输出端子与所述第2输入输出端子之间；分路电感器，分路地连接在所述第1输入输出端子和所述第2输入输出端子之间与接地端子之间；和电容器，与所述分路电感器串联连接。而且，包括多个绝缘体层、沿着该绝缘体层而形成的导体图案和形成在所述绝缘体层内的多个层间连接导体而构成层叠体，所述电容器利用在所述多个导体图案中的形成在互相不同的层的导体图案间产生的电容而构成，所述串联电感器包括所述多个导体图案中的1层以上的所述导体图案，并围绕沿着所述绝缘体层的层叠方向的轴而被卷绕，从所述层叠方向观察，具有被构成所述串联电感器的所述导体图案包围的第1开口，所述分路电感器包括所述多个导体图案中的1层以上的所述导体图案，并围绕沿着所述层叠方向的轴而被卷绕，从所述层叠方向观察，具有被构成所述分路电感器的所述导体图案包围的第2开口，所述分路电感器包括互相并联连接的分路第1电感器以及分路第2电感器，从所述层叠方向观察，构成所述电容器的至少1个所述导体图案与所述第1开口以及所述第2开口重叠，所述电容器在所述层叠方向上被所述分路第1电感器和所述分路第2电感器夹着，所述串联电感器与所述分路第1电感器磁场耦合，所述分路第1电感器在所述层叠方向上被所述电容器和所述串联电感器夹着。
根据上述构造，不会阻碍串联电感器与分路电感器的磁场耦合，并且可抑制分路第1电感器与分路第2电感器的磁场耦合。因此，能够在有效地利用串联电感器与分路电感器的磁场耦合所形成的互感的同时，有效地减小分路第1电感器与分路第2电感器的并联电路所形成的合成电感。
此外，作为本公开的一个例子的滤波器元件具备第1输入输出端子、第2输入输出端子、接地端子，并且具备：串联电感器，串联地连接在所述第1输入输出端子与所述第2输入输出端子之间；分路电感器，分路地连接在所述第1输入输出端子和所述第2输入输出端子之间与接地端子之间；和电容器，与所述分路电感器串联连接。而且，包括多个绝缘体层、沿着该绝缘体层而形成的导体图案和形成在所述绝缘体层内的多个层间连接导体而构成层叠体，所述电容器利用在所述多个导体图案中的形成在互相不同的层的导体图案间产生的电容而构成，所述串联电感器包括所述多个导体图案中的1层以上的所述导体图案，并在所述绝缘体层的层叠方向上卷绕，从所述层叠方向观察，具有被构成所述串联电感器的多个导体图案包围的第1开口，所述分路电感器包括所述多个导体图案中的1层以上的所述导体图案，并在所述层叠方向上卷绕，从所述层叠方向观察，具有被构成所述分路电感器的多个导体图案包围的第2开口，所述串联电感器包括互相并联连接的串联第1电感器以及串联第2电感器，从所述层叠方向观察，构成所述电容器的至少1个所述导体图案与所述第1开口以及所述第2开口重叠，所述电容器在所述绝缘体层以及所述导体图案的所述层叠方向上被所述串联第1电感器和所述串联第2电感器夹着，所述分路电感器与所述串联第1电感器磁场耦合，所述串联第1电感器在所述层叠方向上被所述电容器和所述分路电感器夹着。
根据上述构造，不会阻碍串联电感器与分路电感器的磁场耦合，并且可抑制串联第1电感器与串联第2电感器的磁场耦合。因此，能够在有效地利用串联电感器与分路电感器的磁场耦合所形成的互感的同时，有效地减小串联第1电感器与串联第2电感器的并联电路所形成的合成电感。
实用新型效果
根据本实用新型，在包括电感器以及电容器的滤波器元件中，可获得包括电感较小的电感器的滤波器元件。
附图说明
图1是第1实施方式涉及的滤波器元件101的电路图。
图2是示出滤波器元件101的插入损耗的频率特性的图。
图3是滤波器元件101的外观立体图。
图4是滤波器元件101的俯视图。
图5是图4所示的滤波器元件101的一点划线X-X处的纵剖面。
图6是滤波器元件101的多个绝缘体层的俯视图。
图7是示出电容器用导体图案和电感器用导体图案的层间连接部的位置的图。
图8是示出本实施方式的滤波器元件101和比较例的滤波器元件的特性的图。
图9是第2实施方式的滤波器元件102的纵剖面。
图10是滤波器元件102的多个绝缘体层的俯视图。
图11(A)是在滤波器元件101的后级连接了带阻滤波器201的电路的电路图。图11(B)是将在滤波器元件101内产生的互感作为电路元件而明示的电路图。
图12(A)是在滤波器元件101的后级连接了带阻滤波器202的电路的电路图。图12(B)是将在滤波器元件101内产生的互感作为电路元件而明示的电路图。
图13是带阻滤波器201的电抗的频率特性图，是示出在滤波器元件 101内产生的互感的作用的图。
图14是第4实施方式涉及的滤波器元件104的电路图。
图15是滤波器元件104的纵剖视图。
图16是第5实施方式涉及的滤波器元件105的电路图。
图17是滤波器元件105的纵剖视图。
图18是第6实施方式涉及的滤波器元件106的电路图。
图19是滤波器元件106的纵剖视图。
图20(A)、图20(B)、图20(C)是示出电容器用导体图案31、32 相对于各电感器的线圈开口的大小的差异的图。
图21(A)、图21(B)是示出电容器用导体图案的结构的图。
图22(A)是利用串联连接于信号路径的电感器L1和分路连接在信号路径与接地之间的电容器C1构成的低通滤波器的电路图。图22(B) 是利用自耦变压器的一部分构成了图22(A)所示的低通滤波器的电感器 L1的电路的电路图。
图23(A)、图23(B)是针对本实施方式的比较例的滤波器元件的剖视图。
具体实施方式
之后，参照附图举出若干具体的例子，示出用于实施本实用新型的多个方式。在各附图中，对相同的部位标注有相同的附图标记。考虑到要点的说明或理解的容易性，为了方便起见将实施方式分开示出，但能够进行不同的实施方式中示出的结构的部分置换或组合。在第2实施方式之后，省略对于与第1实施方式共同的事项的叙述，仅对不同点进行说明。特别地，对于同样的结构所带来的同样的作用效果，不在每个实施方式逐次提及。
《第1实施方式》
图1是第1实施方式涉及的滤波器元件101的电路图。图2是示出该滤波器元件101的插入损耗的频率特性的图。
滤波器元件101具备输入输出端子P1、P2和接地端子GND。输入输出端子P1、P2串联地插入于信号路径，接地端子GND被接地。
滤波器元件101的并联连接的电感器L11、L12串联地连接于信号路径。此外，并联连接的电感器L21、L22所形成的并联电路与电容器C1 的串联电路分路地连接在信号路径与接地之间。
电感器L11、L12相当于本实用新型涉及的“串联电感器”，电感器 L21、L22相当于本实用新型涉及的“分路电感器”。此外，电感器L11相当于本实用新型涉及的“串联第1电感器”，电感器L12相当于本实用新型涉及的“串联第2电感器”。同样地，电感器L21相当于本实用新型涉及的“分路第1电感器”，电感器L22相当于本实用新型涉及的“分路第2电感器”。
通过之后示出的构造，从而串联第1电感器L11与分路第1电感器 L21磁场耦合，并且串联第2电感器L12与分路第2电感器L22磁场耦合。
在图2中，频率fr是分路地连接在信号路径与接地之间的电感器L21、 L22以及电容器C1所形成的谐振电路的谐振频率。像这样，随着接近于谐振频率，增益下降，作为滤波器而起作用。
图3是滤波器元件101的外观立体图。该滤波器元件101的主要部分构成为长方体形状的层叠体50，在其外表面具备第1输入输出端子P1、第2输入输出端子P2、接地端子GND以及空置端子(不与电路连接的端子)NC。此外，在层叠体50的侧面分别形成有将层叠体50的上下表面的输入输出端子P1彼此连接的导体、将输入输出端子P2彼此连接的导体、将接地端子GND彼此连接的导体以及将空置端子NC彼此连接的导体。
图4是滤波器元件101的俯视图，图5是图4所示的滤波器元件101 的一点划线X-X处的纵剖面。此外，图6是滤波器元件101的多个绝缘体层的俯视图，图7是示出电容器用导体图案与电感器用导体图案的层间连接部的位置的图。
在图5、图6中，在绝缘体层S1～S12的上表面形成有电感器用导体图案以及电容器用导体图案。在图6中，绝缘体层S1BS对绝缘体层S1 的下表面的导体图案进行了表示。在绝缘体层S1的下表面、绝缘体层S13 的上表面形成有输入输出端子P1、P2、接地端子GND以及空置端子NC。在绝缘体层S1、S2的上表面形成有串联第1电感器L11，在绝缘体层S3～S5 的上表面形成有分路第1电感器L21。此外，在绝缘体层S8～S10的上表面形成有分路第2电感器L22，在绝缘体层S11、S12的上表面形成有串联第2电感器L12。在绝缘体层S6的上表面形成有电容器用导体图案32，在绝缘体层S7的上表面形成有电容器用导体图案31。图6中的虚线圈为层间连接导体(过孔)。
像这样，串联第1电感器L11分开形成在2层，其间通过层间连接导体连接。此外，分路第1电感器L21分开形成在3层，其间通过层间连接导体连接。同样地，串联第2电感器L12分开形成在2层，其间通过层间连接导体连接。此外，分路第2电感器L22分开形成在3层，其间通过层间连接导体连接。
串联第1电感器L11、分路第1电感器L21、分路第2电感器L22、串联第2电感器L12均利用围绕沿着绝缘体层的层叠方向的轴卷绕的矩形线圈状的导体图案构成。在该例子中，被构成串联第1电感器L11以及串联第2电感器L12的导体图案包围的第1开口CO1与被构成分路第1电感器L21以及分路第2电感器L22的导体图案包围的第2开口CO2的大小相同，并且从绝缘体层的层叠方向观察时重叠。此外，串联第1电感器 L11、分路第1电感器L21、分路第2电感器L22、串联第2电感器L12 的卷绕轴均处于同轴关系。
从绝缘体层的层叠方向观察，电容器用导体图案31、32与被构成串联电感器L11、L12的导体图案包围的第1开口CO1以及被构成分路电感器L21、L22的导体图案包围的第2开口CO2重叠。
如图5、图6所表示的那样，电容器用导体图案31、32介于被构成分路第1电感器L21的导体图案包围的开口与被构成分路第2电感器L22的导体图案包围的开口之间，因而可抑制分路第1电感器L21与分路第2电感器L22的磁场耦合。即，图1所示的互感M2122非常小。同样地，电容器用导体图案31、32介于被构成串联第1电感器L11的导体图案包围的开口与被构成串联第2电感器L12的导体图案包围的开口之间，因而可抑制串联第1电感器L11与串联第2电感器L12的磁场耦合。即，图1所示的互感M1112非常小。
另一方面，电容器用导体图案31、32不阻碍串联第1电感器L11与分路第1电感器L21的耦合以及串联第2电感器L12与分路第2电感器 L22的耦合。
通过以上所示的构造，如图1所示，通过串联第1电感器L11与分路第1电感器L21的耦合而产生互感M1121，并且通过串联第2电感器L12 与分路第2电感器L22的耦合而产生互感M1222。通过上述互感M1121、 M1222，能够承担串联电感器L11、L12的合成电感以及分路电感器L21、 L22的合成电感的一部分。由于互感是理想的电抗，因而能够提高各自的合成电感的Q值。此外，能够与被互感置换的量相应地分别缩短电感器 L11、L12、L21、L22形成用的导体图案的路径长度。由此，能够减小电感器L11、L12、L21、L22各自的电阻分量，可抑制由其导致的功率损耗。
如图5所表示的那样，电容器用导体图案32与接地端子GND连接。即，电容器用导体图案32被接地。构成分路第1电感器L21的导体图案中的最接近电容器C1的导体图案与电容器用导体图案中的未被接地的导体图案31电连接，并且构成分路第2电感器L22的导体图案中的最接近电容器C1的导体图案与电容器用导体图案中的未被接地的导体图案31电连接。电容器用导体图案31、32通过互相在绝缘体层的层叠方向上对置而形成电容。
形成了这些导体图案的绝缘体层S1～S13被层叠，构成图3所示的层叠体50。在如图5所表示的那样被层叠的状态下，成为从下层依次层叠串联第1电感器L11、分路第1电感器L21、电容器C1、分路第2电感器 L22以及串联第2电感器L12的构造。
在图1中，电容器C11表示在串联第1电感器L11以及串联第2电感器L12与电容器用导体图案31、32之间产生的寄生电容。如图5所表示的那样，串联第1电感器L11以及串联第2电感器L12远离电容器用导体图案31、32，由此上述寄生电容C11被充分地抑制。因此，可避免寄生电容所导致的低通滤波器特性的不必要的变化。此外，分路第1电感器 L21以及分路第2电感器L22接近于电容器用导体图案31、32，由此用于将分路第1电感器L21以及分路第2电感器L22和电容器用导体图案31、 32连接的路径被缩短化，该路径所形成的等效串联电感ESL被抑制。此外，由于构成分路第1电感器L21的导体图案与构成分路第2电感器L22 的导体图案之间的电位差较小，因而通过这样的导体图案彼此接近，可抑制不希望的寄生电容。
此外，在本实施方式中，如图5所表示的那样，电容器用导体图案31、 32中的被接地的导体图案32处于滤波器元件101的靠安装面的位置，因而与滤波器元件101的安装状态无关地，电容器C1的电容稳定化。在此，所谓安装面，是安装于例如印刷布线基板等外部电路要素的面。
此外，在本实施方式中，如图5所表示的那样，分路第1电感器L21 与电容器用导体图案31、32的间隔和分路第2电感器L22与电容器用导体图案31、32的间隔大致相同。因此，在分路第1电感器L21与电容器用导体图案31、32之间产生的寄生电容和在分路第2电感器L22与电容器用导体图案31、32之间产生的寄生电容变得大致相等，能够使并联连接的两个电感器L21、L22的特性一致。
在本实施方式中，如图7所表示的那样，电容器用导体图案31和分路第2电感器L22通过层间连接导体(过孔)V连接，但其位置处于线圈开口部的外侧。因此，上述层间连接导体不阻挡有助于串联第1电感器 L11与分路第1电感器L21之间的耦合的磁通量的路径，因而该层间连接导体不会使串联第1电感器L11与分路第1电感器L21之间的耦合系数下降。同样地，上述层间连接导体不会使串联第2电感器L12与分路第2电感器L22之间的耦合系数下降。
另外，在图3中，示出了作为单一的滤波器元件而切出并形成了各端子的状态，但在对其进行制造时进行多件获取。即，在母体状态的多个基材的纵横地排列的多个分区形成滤波器元件形成用的导体图案，形成这些基材的层叠体之后，按每个元件切出而进行单片化。
通过图5、图6所示的滤波器元件101的构造，电容器用导体图案31、 32隔着绝缘体层S7而互相对置。由此，利用电容器用导体图案31、32 构成电容器C1(参照图1)。此外，串联第1电感器L11与分路第1电感器L21磁场耦合，串联第2电感器L12与分路第2电感器L22磁场耦合。电容器用导体图案31、32介于分路第1电感器L21与分路第2电感器L22 之间，因而可抑制分路第1电感器L21与分路第2电感器L22的磁场耦合。
图23(A)、图23(B)是针对本实施方式的比较例的滤波器元件的剖视图。关于图23(A)所示的比较例的滤波器元件和图5所示的滤波器元件101，形成电容器C1的电容器用导体图案31、32的位置不同。在图 23(A)所示的比较例的滤波器元件中，将电容器C1设置于比电感器L12、 L22、L21、L11的层叠部分更靠外侧。此外，关于图23(B)所示的比较例的滤波器元件，分路第1电感器和分路第2电感器未被并联连接，分路电感器利用单一的分路电感器L2构成。
图8是示出本实施方式的滤波器元件101和上述比较例的滤波器元件的特性的图。在此，L1是串联电感器的合成自感，L2是分路电感器的合成自感。此外，系数k是串联电感器L1与分路电感器L2的耦合系数。比较例A是图23(A)所示的比较例的滤波器元件，比较例B是图23(B) 所示的比较例的滤波器元件。比较例A的分路电感器的两个电感器L21、 L22并联连接，因而其自感与比较例B的分路电感器L2的自感相比较小。然而，分路电感器L2的电感成为加上了分路第1电感器L21与分路第2 电感器L22的互感量而得到的值。相对于此，在本实施方式的滤波器元件中，在分路第1电感器L21与分路第2电感器L22之间存在电容器用导体图案31、32，因而在分路第1电感器L21与分路第2电感器L22间的磁场耦合被阻断，耦合系数k下降至0.38。随之，上述并联连接的电感器间的互感的影响变小，分路电感器L2的电感与比较例A相比下降1.4nH，关于比率，下降到3.47/4.86＝0.714。
另外，对于串联第1电感器L11与串联第2电感器L12，也由于电容器用导体图案31、32介于其间，因而该两个电感器的并联连接所形成的电感的降低效果较高。另一方面，串联第1电感器L11与分路第1电感器 L21、串联第2电感器L12与分路第2电感器L22的磁场耦合不易受到妨碍，因而能够维持各自中的互感。因此，在本实施方式中，能够实现L值较小且Q值较大的滤波器元件。
《第2实施方式》
在第2实施方式中，示出电容器用导体图案与第1实施方式中示出的电容器用导体图案不同的滤波器元件的例子。
图9是第2实施方式的滤波器元件102的纵剖面。此外，图10是该滤波器元件102的多个绝缘体层的俯视图。
在图10中，在绝缘体层S1～S10的上表面形成有电感器用导体图案以及电容器用导体图案。在图10中，绝缘体层S1BS对绝缘体层S1的下表面的导体图案进行表示。在绝缘体层S1的下表面、绝缘体层S10的上表面形成有输入输出端子P1、P2、接地端子GND以及空置端子NC。在绝缘体层S1、S2的上表面形成有串联第1电感器L11，在绝缘体层S3、S4 的上表面形成有分路第1电感器L21。此外，在绝缘体层S6、S7的上表面形成有分路第2电感器L22，在绝缘体层S8、S9的上表面形成有串联第2电感器L12。而且，在绝缘体层S5的上表面形成有电容器用导体图案30。图10中的虚线圈是层间连接导体(过孔)。
像这样，串联第1电感器L11、分路第1电感器L21、串联第2电感器L12以及分路第2电感器L22均分开形成在2层，其间利用层间连接导体分别连接。
串联第1电感器L11、分路第1电感器L21、分路第2电感器L22、串联第2电感器L12均为矩形线圈状，并具有线圈开口部。而且，关于电容器用导体图案30，从绝缘体层的层叠方向观察，与串联电感器L11、L12 以及分路电感器L21、L22的线圈开口部重叠。
如图9中表示的那样，电容器用导体图案30与接地端子GND连接。即，电容器用导体图案30被接地。在构成分路第1电感器L21的导体图案中的最接近电容器用导体图案30的导体图案与电容器用导体图案30之间形成电容，在构成分路第2电感器L22的导体图案中的最接近电容器用导体图案30的导体图案与电容器用导体图案30之间形成电容。
如本实施方式中示出的那样，电容器C1也可以是在电容器用导体图案30与分路电感器的导体图案之间产生的电容。
《第3实施方式》
在第3实施方式中，示出在作为低通滤波器而发挥作用的滤波器元件的后级连接了其他滤波器电路的电路。
图11(A)是在滤波器元件101的后级连接了带阻滤波器201的电路的电路图。图11(B)是将在滤波器元件101内产生的互感作为电路元件而明示的电路图。
图12(A)是在滤波器元件101的后级连接了带阻滤波器202的电路的电路图。图12(B)是将在滤波器元件101内产生的互感作为电路元件而明示的电路图。
上述带阻滤波器201是电感器L3和电容器C2的并联电路串联地连接于信号路径的电路。此外，带阻滤波器202是电感器L3和电容器C2的并联电路串联地连接于信号路径，并且电感器L4和电容器C3的串联连接电路分路地连接在信号路径与接地之间的电路。
如图11(A)、图12(A)所示，通过串联第1电感器L11与分路第1 电感器L21的耦合而产生互感M1121，通过串联第2电感器L12与分路第 2电感器L22的耦合而产生互感M1222。
在图11(B)、图12(B)中，互感M是将上述互感M1121、M1222 合成的互感。如果将串联电感器L11、L12的合成电感表示为L1，将分路电感器L21、L22的合成电感表示为L2，将两者的耦合系数表示为k，则互感M可表示为
Figure DEST_PATH_GDA0002782179540000121
的关系。
如图11(B)、图12(B)所表示的那样，负的电感(-M)与带阻滤波器201、202串联连接。
在此，如果将带阻滤波器201、202的串联电感分量表示为L(BSF)，则上述负的电感(-M)的绝对值|M|必须小于L(BSF)。
然而，例如阻止便携式电话通信中的2.3GHz以上的高频段的带阻滤波器的串联电感分量是数nH程度这样的较小的值。另一方面，为了减小上述的负的电感(-M)的绝对值，串联电感器L11、L12和分路电感器L21、 L22的电感也自然需要为较小的值。如已经示出的那样，根据本实施方式，能够有效地减小串联电感器L1和分路电感器L2的电感，因而即使在将上述的阻带高的带阻滤波器连接在后级的情况下，也不会阻碍带阻滤波器的特性。
此外，根据本实施方式，通过向带阻滤波器赋予上述负的电感，可降低带阻滤波器的感抗。在此，以图13为基础对该作用进行说明。图13是示出构成带阻滤波器的并联谐振电路的电抗的频率特性的图。如该图13 所表示的那样，并联谐振电路的电抗从充分低于谐振频率的频率起随着频率变高而增加，在谐振频率附近急剧上升。此外，从充分高于谐振频率的频率起随着频率变低而减少，在谐振频率附近急剧下降。
因此，由于上述的电抗降低效果，从而能够几乎不改变带阻滤波器的谐振频率而降低低于谐振频率的频率区域的感抗，并且提高高于谐振频率的频率区域的感抗的绝对值。由此，能够将带阻滤波器的阻带宽带化。
《第4实施方式》
在第4实施方式中，示出串联电感器的结构与在此之前示出的滤波器元件不同的滤波器元件的例子。
图14是第4实施方式涉及的滤波器元件104的电路图。该滤波器元件104的串联电感器L1串联地连接于信号路径。此外，并联连接的电感器L21、L22所形成的并联电路与电容器C1的串联电路分路地连接在信号路径与接地之间。
图15是滤波器元件104的纵剖视图。该滤波器元件104是从下层起依次层叠了串联电感器L1、分路第1电感器L21、电容器C1以及分路第 2电感器L22的构造。
如图15所表示的那样，电容器用导体图案31、32介于被构成分路第 1电感器L21的导体图案包围的开口与被构成分路第2电感器L22的导体图案包围的开口之间，因而可抑制分路第1电感器L21与分路第2电感器 L22的磁场耦合。即，图14所示的互感M2122非常小。
另一方面，电容器用导体图案31、32不阻碍串联电感器L1与分路第1电感器L21的耦合，因而串联电感器L1与分路第1电感器L21磁场耦合，并且如图14所示，产生互感M121。
其他构造与第1实施方式中示出的滤波器元件101同样。在本实施方式的滤波器元件中，电容器用导体图案31、32也介于分路第1电感器L21 与分路第2电感器L22之间，因而可抑制分路第1电感器L21与分路第2 电感器L22的磁场耦合，将该两个电感器并联连接所带来的电感的降低效果提高。此外，串联电感器L1与分路第1电感器L21磁场耦合，由此能够提高串联电感器L1自身的Q值。
《第5实施方式》
在第5实施方式中，示出分路电感器的结构与在此之前示出的滤波器元件不同的滤波器元件的例子。
图16是第5实施方式涉及的滤波器元件105的电路图。关于该滤波器元件105，并联连接的电感器L11、L12所形成的并联电路串联地连接于信号路径。此外，分路电感器L2与电容器C1的串联电路分路地连接在信号路径与接地之间。
图17是滤波器元件105的纵剖视图。该滤波器元件105是从下层起依次层叠了分路电感器L2、串联第1电感器L11、电容器C1以及串联第 2电感器L12的构造。
分路电感器L2与串联第1电感器L11磁场耦合，并且如图16所示，产生互感M112。
其他构造与第1实施方式中示出的滤波器元件101同样。在本实施方式的滤波器元件中，电容器用导体图案31、32介于串联第1电感器L11 与串联第2电感器L12之间，因而可抑制串联第1电感器L11与串联第2 电感器L12的磁场耦合，将该两个电感器并联连接所带来的电感的降低效果提高。此外，串联第1电感器L11与分路电感器L2磁场耦合，由此能够提高串联第1电感器L11自身的Q值。
《第6实施方式》
在第6实施方式中，示出连接在信号路径与接地之间的分路电感器和电容器的连接关系与在此之前示出的例子不同的滤波器元件。
图18是第6实施方式涉及的滤波器元件106的电路图。该滤波器元件106的串联电感器L1串联地连接于信号路径。此外，并联连接的电感器L21、L22与电容器C1的串联电路分路地连接在信号路径与接地之间。
图19是滤波器元件106的纵剖视图。该滤波器元件106是从下层起依次层叠了串联电感器L1、分路第1电感器L21、电容器C1以及分路第 2电感器L22的构造。
串联电感器L1与分路第1电感器L21磁场耦合，并且如图18所示，产生互感M121。
其他构造与第1实施方式中示出的滤波器元件101同样。在本实施方式的滤波器元件中，电容器用导体图案31、32介于分路第1电感器L21 与分路第2电感器L22之间，因而可抑制分路第1电感器L21与分路第2 电感器L22的磁场耦合，将该两个电感器并联连接所带来的电感的降低效果提高。此外，串联电感器L1与分路第1电感器L21磁场耦合，由此能够提高串联电感器L1自身的Q值。
《第7实施方式》
在第7实施方式中，特别地示出电容器用导体图案的大小与线圈开口的大小的关系。图20(A)、图20(B)、图20(C)是示出电容器用导体图案31、32相对于各电感器的线圈开口的大小的差异的图。
图20(A)是与图5所示的滤波器元件101相同的例子。在该滤波器元件中，电容器用导体图案31、32覆盖串联第1电感器L11、串联第2 电感器L12、分路第1电感器L21以及分路第2电感器L22的线圈开口CO1、CO2的一部分。在图20(B)所示的滤波器元件中，电容器用导体图案31、32覆盖上述线圈开口CO1、CO2的整体。此外，在图20(C) 所示的滤波器元件中，电容器用导体图案31、32覆盖串联第1电感器L11、串联第2电感器L12、分路第1电感器L21以及分路第2电感器L22的整体。
如图20(A)所示，即使电容器用导体图案31、32只覆盖各电感器的线圈开口CO1、CO2的一部分，也有抑制分路第1电感器L21与分路第2电感器L22的耦合的效果。对于抑制串联第1电感器L11与串联第2 电感器L12的耦合的效果也是同样的。
在抑制电感器间的无用耦合这点上，更优选的是，如图20(B)所示，上述电容器用导体图案31、32覆盖线圈开口CO1、CO2的整体。此外，进一步优选的是，如图20(C)所示，覆盖各电感器的整体。
《第8实施方式》
在第8实施方式中，特别地示出利用3层以上的电容器用导体图案构成电容器的滤波器元件。图21(A)、图21(B)是示出电容器用导体图案的结构的图。
在图21(A)所示的例子中，在电容器用导体图案31A、31B之间夹着电容器用导体图案32。电容器用导体图案31A、31B经由层间连接导体而连接，并且经由层间连接导体与分路第1电感器L21以及分路第2电感器L22连接。电容器用导体图案32被接地。
在图21(B)所示的例子中，在电容器用导体图案32A、32B之间夹着电容器用导体图案31。电容器用导体图案31经由层间连接导体与分路第1电感器L21以及分路第2电感器L22连接。电容器用导体图案32A、 32B被接地。
也可以设为与图21(A)、图21(B)所示的构造同样，交替地配置3 层以上的电容器用导体图案来构成电容器。
如本实施方式中示出的那样，电容器C1也可以利用3层以上的电容器用导体图案构成。通过该构造，能够以有限的较小的平面面积来构成给定的电容。此外，可有效地降低等效串联电感ESL。
最后，上述的实施方式的说明在所有方面均为例示，不是限制性的。对本领域技术人员来说能够适当进行变形以及变更。本实用新型的范围不由上述的实施方式示出，而由权利要求书示出。进一步地，在本实用新型的范围中，包含从与权利要求书内均等的范围内的实施方式的变更。
例如，在以上所示的各实施方式中示出的滤波器元件的剖视图中，靠多个绝缘体层的一侧而形成电感器以及电容器，但也可以沿着绝缘体层的外周形成电感器的导体图案。
此外，在以上所示的各实施方式中，被构成串联第1电感器L11以及串联第2电感器L12的导体图案包围的第1开口CO1和被构成分路第1 电感器L21以及分路第2电感器L22的导体图案包围的第2开口CO2的大小相同，并且从绝缘体层的层叠方向观察，整体重叠，但上述开口CO1、 CO2的大小也可以不同，第1开口CO1与第2开口CO2也可以部分地重叠。
此外，在以上所示的各实施方式中，串联第1电感器L11、分路第1 电感器L21、分路第2电感器L22、串联第2电感器L12的卷绕轴均处于同轴关系，但它们的卷绕轴也可以互相不同。
进一步地，本实施方式中的元件也可以通过以下所示的光刻工序制作。首先，在通过利用丝网印刷涂敷绝缘膏而形成的绝缘性基材上，涂敷感光性导电膏，并通过光刻工序在各个绝缘性基材上形成线圈用导体图案或电容器用导体图案和端子用导体图案。接下来，对感光性绝缘膏进行丝网印刷，形成开口以及过孔(用于过孔导体形成的开口)。该感光性绝缘膏也形成绝缘性基材。之后，对感光性导电膏进行丝网印刷，通过光刻工序，形成线圈用导体图案或电容器用导体图案和端子用导体图案。由此，端子用导体图案形成在上述开口内，过孔导体形成在过孔中，线圈用导体图案或电容器用导体图案形成在绝缘膏上。通过重复上述工序，元件中的各端子利用多个被层叠的端子用导体图案构成，因而所有绝缘性基材具备端子用导体图案。
上述导体图案的形成方法不限于此，例如，也可以通过利用开口成导体图案形状的丝网版印刷导体膏来形成导体图案。此外，外部电极的形成方法也不限于此，例如，也可以针对层叠的坯体，通过导体膏的浸渍、溅射来形成端子电极，也可以进一步地在其表面实施镀敷加工。
附图标记说明
C1、C2、C3：电容器
C11：电容器(寄生电容)
CO1：第1开口
CO2：第2开口
GND：接地端子
L1：串联电感器
L11：串联第1电感器
L12：串联第2电感器
L2：分路电感器
L21：分路第1电感器
L22：分路第2电感器
L3、L4：电感器
M：互感
M112、M1121、M121、M1222：互感
NC：空置端子
P1：第1输入输出端子
P2：第2输入输出端子
S1～S13：绝缘体层
30、31、32：电容器用导体图案
31A、31B、32A、32B：电容器用导体图案
50：层叠体
101、102、104～106：滤波器元件
201、202：带阻滤波器。

Claims (11)

1.一种滤波器元件，其特征在于，具备第1输入输出端子、第2输入输出端子、接地端子，并且具备：
串联电感器，串联地连接在所述第1输入输出端子与所述第2输入输出端子之间；分路电感器，分路地连接在所述第1输入输出端子和所述第2输入输出端子之间与接地端子之间；和电容器，与所述分路电感器串联连接，
包括多个绝缘体层、沿着该绝缘体层形成的多个导体图案和形成在所述绝缘体层内的多个层间连接导体而构成层叠体，
所述电容器利用在所述多个导体图案中的形成在互相不同的层的导体图案间产生的电容而构成，
所述串联电感器包括所述多个导体图案中的1层以上的所述导体图案，并围绕沿着所述绝缘体层的层叠方向的轴而被卷绕，从所述层叠方向观察，具有被构成所述串联电感器的所述导体图案包围的第1开口，
所述分路电感器包括所述多个导体图案中的1层以上的所述导体图案，并围绕沿着所述层叠方向的轴而被卷绕，从所述层叠方向观察，具有被构成所述分路电感器的所述导体图案包围的第2开口，
所述分路电感器包括互相并联连接的分路第1电感器以及分路第2电感器，
从所述层叠方向观察，构成所述电容器的至少1个所述导体图案与所述第1开口以及所述第2开口重叠，
所述电容器在所述层叠方向上，被所述分路第1电感器和所述分路第2电感器夹着，
所述串联电感器与所述分路第1电感器磁场耦合，
所述分路第1电感器在所述层叠方向上被所述电容器和所述串联电感器夹着。
2.根据权利要求1所述的滤波器元件，其特征在于，
所述多个导体图案包括构成所述电容器的一部分并且被接地的导体图案、和构成所述电容器的一部分并且未被接地的导体图案，
构成所述分路第1电感器的导体图案中的最接近所述电容器的导体图案与构成所述电容器的导体图案中的未被接地的导体图案电连接，
构成所述分路第2电感器的导体图案中的最接近所述电容器的导体图案与构成所述电容器的导体图案中的未被接地的导体图案电连接。
3.根据权利要求1或2所述的滤波器元件，其特征在于，
所述串联电感器包括互相并联连接的串联第1电感器以及串联第2电感器，
所述电容器在所述层叠方向上被所述串联第1电感器和所述串联第2电感器夹着，
所述串联第1电感器与所述分路第1电感器磁场耦合，
所述串联第2电感器与所述分路第2电感器磁场耦合。
4.一种滤波器元件，其特征在于，具备第1输入输出端子、第2输入输出端子、接地端子，并且具备：
串联电感器，串联地连接在所述第1输入输出端子与所述第2输入输出端子之间；分路电感器，分路地连接在所述第1输入输出端子和所述第2输入输出端子之间与接地端子之间；和电容器，与所述分路电感器串联连接，
包括多个绝缘体层、沿着该绝缘体层形成的导体图案和形成在所述绝缘体层内的多个层间连接导体而构成层叠体，
所述电容器利用在所述多个导体图案中的形成在互相不同的层的导体图案间产生的电容而构成，
所述串联电感器包括所述多个导体图案中的1层以上的所述导体图案，并在所述绝缘体层的层叠方向上卷绕，从所述层叠方向观察，具有被构成所述串联电感器的多个导体图案包围的第1开口，
所述分路电感器包括所述多个导体图案中的1层以上的所述导体图案，在所述层叠方向上卷绕，从所述层叠方向观察，具有被构成所述分路电感器的多个导体图案包围的第2开口，
所述串联电感器包括互相并联连接的串联第1电感器以及串联第2电感器，
从所述层叠方向观察，构成所述电容器的至少1个所述导体图案与所述第1开口以及所述第2开口重叠，
所述电容器在所述绝缘体层以及所述导体图案的所述层叠方向上被所述串联第1电感器和所述串联第2电感器夹着，
所述分路电感器与所述串联第1电感器磁场耦合，
所述串联第1电感器在所述层叠方向上被所述电容器和所述分路电感器夹着。
5.根据权利要求4所述的滤波器元件，其特征在于，
所述多个导体图案包括构成所述电容器的一部分并且被接地的导体图案和构成所述电容器的一部分并且未被接地的导体图案，
构成所述串联第1电感器的导体图案中的最接近所述电容器的导体图案与构成所述电容器的导体图案中的未被接地的导体图案电连接，
构成所述串联第2电感器的导体图案中的最接近所述电容器的导体图案与构成所述电容器的导体图案中的未被接地的导体图案电连接。
6.根据权利要求1、2、4、5中任意一项所述的滤波器元件，其特征在于，
所述电容器包括所述多个导体图案中的在所述层叠方向上互相对置的2个以上的面上的导体图案。
7.根据权利要求1、2、4、5中任意一项所述的滤波器元件，其特征在于，
所述电容器包括所述多个导体图案中的所述串联电感器以及所述分路电感器的导体图案和在所述串联电感器以及所述分路电感器的导体图案之间形成电容的导体图案。
8.根据权利要求6所述的滤波器元件，其特征在于，
从所述层叠方向观察，构成所述电容器的至少1个所述导体图案覆盖所述第1开口以及所述第2开口的整体。
9.根据权利要求6所述的滤波器元件，其特征在于，
从所述层叠方向观察，构成所述电容器的至少1个所述导体图案覆盖构成所述串联电感器的所述导体图案以及构成所述分路电感器的所述导体图案的整体。
10.根据权利要求2或5所述的滤波器元件，其特征在于，
所述层叠体的所述层叠方向的一个面为安装面，
所述安装面是安装于外部电路要素的面，
构成所述电容器的导体图案中的所述被接地的导体图案最靠近所述安装面。
11.根据权利要求1、2、4、5中任意一项所述的滤波器元件，其特征在于，
将所述多个层间连接导体中的构成所述分路电感器的导体图案和构成所述电容器的导体图案连接的层间连接导体位于所述第1开口以及所述第2开口的外侧。
CN201990000714.9U 2018-06-08 2019-05-24 滤波器元件 Active CN214045583U (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018110155 2018-06-08
JP2018-110155 2018-06-08
PCT/JP2019/020695 WO2019235261A1 (ja) 2018-06-08 2019-05-24 フィルタ素子

Publications (1)

Publication Number Publication Date
CN214045583U true CN214045583U (zh) 2021-08-24

Family

ID=68770720

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201990000714.9U Active CN214045583U (zh) 2018-06-08 2019-05-24 滤波器元件

Country Status (4)

Country Link
US (1) US11290078B2 (zh)
JP (1) JP6801826B2 (zh)
CN (1) CN214045583U (zh)
WO (1) WO2019235261A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7434888B2 (ja) * 2019-12-26 2024-02-21 セイコーエプソン株式会社 液体吐出装置、及び回路基板
JP7427962B2 (ja) * 2019-12-26 2024-02-06 セイコーエプソン株式会社 液体吐出装置、及び駆動回路
US20230145314A1 (en) * 2020-03-19 2023-05-11 Franklin Fueling Systems, Llc An intrinsically safe multi-drop communication hub
WO2022049927A1 (ja) * 2020-09-04 2022-03-10 株式会社村田製作所 フィルタ、フィルタモジュール及び電子機器
DE112022001201T5 (de) * 2021-03-29 2024-03-14 Rohm Co., Ltd. Trenntransformator
JPWO2022210550A1 (zh) * 2021-03-29 2022-10-06
CN117099176A (zh) * 2021-03-29 2023-11-21 罗姆股份有限公司 绝缘变压器
WO2023157666A1 (ja) * 2022-02-16 2023-08-24 株式会社村田製作所 インダクタ、およびインダクタを備えた電子部品

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014115434A1 (ja) * 2013-01-22 2014-07-31 株式会社村田製作所 Ｌｃ複合部品
WO2014141559A1 (ja) * 2013-03-15 2014-09-18 株式会社村田製作所 インダクタ素子及びｌｃフィルタ
JP2016187005A (ja) * 2015-03-27 2016-10-27 Tdk株式会社 積層コモンモードフィルタ
JP6531824B2 (ja) 2015-04-17 2019-06-19 株式会社村田製作所 共振回路、帯域阻止フィルタおよび帯域通過フィルタ
JP6414529B2 (ja) * 2015-09-25 2018-10-31 株式会社村田製作所 電子部品
US10491181B2 (en) * 2016-10-07 2019-11-26 Murata Manufacturing Co., Ltd. High-frequency filter and high-frequency module

Also Published As

Publication number Publication date
JPWO2019235261A1 (ja) 2021-01-14
JP6801826B2 (ja) 2020-12-16
US11290078B2 (en) 2022-03-29
US20210050837A1 (en) 2021-02-18
WO2019235261A1 (ja) 2019-12-12

Similar Documents

Publication Publication Date Title
CN214045583U (zh) 滤波器元件
US8212633B2 (en) Laminated band pass filter
US9385682B2 (en) High frequency component and filter component
WO2012033137A1 (ja) 積層型バンドパスフィルタ
US10530322B2 (en) Resonant circuit, band elimination filter, and band pass filter
US10418963B2 (en) Multilayer filter
JP2009218756A (ja) 積層型バンドパスフィルタ
US9948263B2 (en) Multilayer electronic component
KR102494322B1 (ko) 코일 부품
JP6575608B2 (ja) フィルタ回路およびキャパシタンス素子
US20210336648A1 (en) Filter circuit module, filter circuit element, filter circuit, and communication apparatus
JP5447503B2 (ja) 電子部品
CN107408931B (zh) 电路基板、使用其的滤波器电路以及电容器元件
KR100961500B1 (ko) 노이즈 필터
US11949396B2 (en) Multilayer electronic component
US11863150B2 (en) Multilayer electronic component
US20230083216A1 (en) Multilayer electronic component
US20230077358A1 (en) Multilayer electronic component
US20230318560A1 (en) Band-pass filter
CN216490421U (zh) 线圈器件、电路元件模块以及电子设备
JPWO2006085465A1 (ja) Ｌｃフィルタ複合モジュール
JP6664257B2 (ja) ローパスフィルター
CN117501392A (zh) 复合元件
JPH11261361A (ja) 積層ｌｃハイパスフィルタ
CN118044115A (zh) 滤波器、滤波器模块

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant