CN214011696U - 一种阵列基板以及显示面板 - Google Patents
一种阵列基板以及显示面板 Download PDFInfo
- Publication number
- CN214011696U CN214011696U CN202022900911.3U CN202022900911U CN214011696U CN 214011696 U CN214011696 U CN 214011696U CN 202022900911 U CN202022900911 U CN 202022900911U CN 214011696 U CN214011696 U CN 214011696U
- Authority
- CN
- China
- Prior art keywords
- sub
- gate line
- pixel electrode
- electrode
- array substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本实用新型提供一种阵列基板以及显示面板,阵列基板包括:衬底;多条栅极线和多条数据线;像素电极,包括主体部和至少一个突出部,所述突出部与所述栅极线绝缘交叠;所述突出部包括第一子部、第二子部和第三子部,第一子部与主体部电连接;垂直于所述衬底的方向上,所述第一子部以及所述第三子部均与所述栅极线错开,所述第二子部与所述栅极线交叠;所述突出部呈矩形或者类矩形。本实用新型提供一种阵列基板以及显示面板,以减小源漏极之间存在的电势差,防止像素电极上的静电荷通过与其电连接的金属尖端进行剧烈放电,保护半导体层免受静电损伤,维持了第二子部与栅极线形成交叠电容的电容值不变,保证了显示稳定性。
Description
技术领域
本实用新型涉及显示技术领域,尤其涉及一种阵列基板以及显示面板。
背景技术
现有阵列基板在真空设备中的制造及搬送过程会产生大量静电。
因真空环境无除静电设备,因而,当静电积累后,阵列基板会出现无法消除积累静电的现象。由于像素电极具有比较大的面积,像素电极上积累的静电荷比较多,源极与像素电极电连接时,源极漏极之间形成电势差,像素电极上的静电荷由于源漏极之间存在的电势差进行放电时,容易损伤半导体层,造成显示器件的显示异常。
实用新型内容
本实用新型提供一种阵列基板以及显示面板,以减小源漏极之间存在的电势差,防止像素电极上的静电荷通过与其电连接的金属尖端(源极或者漏极)进行剧烈放电,保护半导体层免受静电损伤,保证了显示面板的正常显示。维持了第二子部与栅极线形成交叠电容的电容值不变,保证了存储静电荷的电荷量不发生变化,保证了显示面板的显示稳定性。
第一方面,本实用新型实施例提供一种阵列基板,包括:
衬底;
多条栅极线和多条数据线,位于所述衬底的同一侧;所述多条栅极线沿第一方向延伸并沿第二方向排列,所述多条数据线沿所述第二方向延伸并沿所述第一方向排列,所述多条栅极线与所述多条数据线交叉出多个像素区域;
像素电极,位于所述像素区域中,包括主体部和至少一个突出部,所述突出部与所述栅极线绝缘交叠;
所述突出部包括第一子部、第二子部和第三子部,所述第一子部与所述主体部电连接,所述第一子部以及所述第三子部均与所述第二子部电连接,沿所述第二方向,所述第二子部位于所述第一子部与所述第三子部之间;
垂直于所述衬底的方向上,所述第一子部以及所述第三子部均与所述栅极线错开,所述第二子部与所述栅极线交叠;
所述突出部呈矩形或者类矩形,所述类矩形包括第一边、第二边和第三边,所述第一边与所述第二边垂直,所述第一边与所述第三边平行。
第二方面,本实用新型实施例提供一种显示面板,包括第一方面所述的阵列基板。
本实用新型实施例中,像素电极包括突出部,突出部包括与栅极线交叠的第二子部,第二子部与栅极线之间形成交叠电容,从而将像素电极上的静电荷存储起来,减小源漏极之间存在的电势差,防止像素电极上的静电荷通过与其电连接的金属尖端(源极或者漏极)进行剧烈放电,保护半导体层免受静电损伤,保证了显示面板的正常显示。像素电极还包括第一子部和第三子部,第三子部超出到栅极线远离主体部一侧,且突出部呈矩形或者类矩形,从而当形成像素电极和栅极线的工艺发生波动时,突出部与栅极线始终具有相同的交叠面积,即第二子部的面积不发生变化,从而维持了第二子部与栅极线形成交叠电容的电容值不变,保证了存储静电荷的电荷量不发生变化,保证了显示面板的显示稳定性。
附图说明
图1为本实用新型实施例提供的一种阵列基板的俯视结构示意图;
图2为图1中S1区域的放大结构示意图;
图3为图2中S2区域的放大结构示意图;
图4为图3中所示像素电极的结构示意图;
图5为本实用新型实施例提供的另一种像素电极的结构示意图;
图6为本实用新型实施例提供的另一种像素电极的结构示意图;
图7为沿图2中AA’的剖面结构示意图;
图8为本实用新型实施例提供的另一种阵列基板的俯视结构示意图;
图9为本实用新型实施例提供的一种阵列基板的俯视结构示意图;
图10为本实用新型实施例提供的一种阵列基板的俯视结构示意图;
图11为本实用新型实施例提供的一种汽车的示意图。
具体实施方式
下面结合附图和实施例对本实用新型作进一步的详细说明。可以理解的是,此处所描述的具体实施例仅仅用于解释本实用新型,而非对本实用新型的限定。另外还需要说明的是,为了便于描述,附图中仅示出了与本实用新型相关的部分而非全部结构。
图1为本实用新型实施例提供的一种阵列基板的俯视结构示意图,图2为图1中S1区域的放大结构示意图,图3为图2中S2区域的放大结构示意图,图4为图3中所示像素电极的结构示意图,参考图1-图4,阵列基板包括衬底10、多条栅极线21、多条数据线22和像素电极30。多条栅极线21和多条数据线22位于衬底10的同一侧。多条栅极线21沿第一方向延伸并沿第二方向排列,多条数据线22沿第二方向延伸并沿第一方向排列,多条栅极线21与多条数据线22交叉出多个像素区域110。像素电极30位于像素区域110中,像素电极30包括主体部31和至少一个突出部32,突出部32与栅极线21绝缘交叠。
突出部32包括第一子部321、第二子部322和第三子部323,第一子部321与主体部31电连接,第一子部321以及第三子部323均与第二子部322电连接。沿第二方向,第二子部322位于第一子部321与第三子部323之间,第一子部321位于主体部31与第二子部322之间。垂直于衬底10的方向上,第一子部321以及第三子部323均与栅极线21错开,即,第一子部321与栅极线21不交叠,第三子部323与栅极线21不交叠。第二子部322与栅极线21交叠,第二子部322与栅极线21正对。故而,第二子部322为突出部32中与栅极线21交叠的部分,第一子部321以及第三子部323均为突出部32中不与栅极线21交叠的部分。突出部32呈矩形。需要说明的是,突出部32与主体部31为一个整体,突出部32与主体部31一体成型,为了便于理解,图4中以虚线辅助划分示意出突出部32的形状。
可以理解的是,在一些情况下,由于实际的工艺限制,并不能形成完整的矩形,而是存在一定的倒角,即不能形成矩形,而是形成类矩形。
图5为本实用新型实施例提供的另一种像素电极的结构示意图,参考图5,突出部32呈类矩形,类矩形包括第一边3201、第二边3202和第三边3203,第一边3201与第二边3202垂直,第一边3201与第三边3203平行,第二边3202与第三边3203垂直。在第一边3201与第二边3202之间存在直线形倒角,即,第一边3201与第二边3202通过直线相连接。在第二边3202和第三边3203之间存在直线形倒角,即第二边3202和第三边3203通过直线相连接。
图6为本实用新型实施例提供的另一种像素电极的结构示意图,参考图6,与图5不同的是,在第一边3201与第二边3202之间存在弧形倒角,即,第一边3201与第二边3202通过弧线相连接。在第二边3202和第三边3203之间存在弧形倒角,即第二边3202和第三边3203通过弧线相连接。
本实用新型实施例中,像素电极30包括突出部32,突出部32包括与栅极线21交叠的第二子部322,第二子部322与栅极线21之间形成交叠电容,从而将像素电极30上的静电荷存储起来,减小源漏极之间存在的电势差,防止像素电极30上的静电荷通过与其电连接的金属尖端(源极或者漏极)进行剧烈放电,保护半导体层免受静电损伤,保证了显示面板的正常显示。像素电极30还包括第一子部321和第三子部323,第三子部323超出到栅极线21远离主体部31一侧,且突出部32呈矩形或者类矩形,从而当形成像素电极30和栅极线21的工艺发生波动时,突出部32与栅极线21始终具有相同的交叠面积,即第二子部322的面积不发生变化,从而维持了第二子部322与栅极线21形成交叠电容的电容值不变,保证了存储静电荷的电荷量不发生变化,保证了显示面板的显示稳定性。
可选地,参考图1-图3,沿第二方向,栅极线21的工艺波动值为a,像素电极30的工艺波动值为b,像素电极30相对于栅极线21的工艺波动值为c。a、b和c大于0。第三子部323沿第二方向的长度为H,H大于或者等于本实用新型实施例中,第三子部323沿第二方向的长度大于或者等于从而考虑到栅极线21的工艺波动、像素电极30的工艺波动以及像素电极30相对于栅极线21的工艺波动情况下,突出部32依然包括超出栅极线21的第三子部323,从而无论在何种工艺下,突出部32与栅极线21均始终具有相同的交叠面积。
可选地,参考图3,第三子部323沿第二方向的长度H大于或者等于2.45μm且小于5μm。即,2.45μm≤H≤5μm。本实用新型实施例中,2.45μm≤H≤5μm,既保证了第三子部323延伸并超出栅极线21足够的距离,以兼容工艺波动性,又不至于延伸并超出栅极线21过多,以减小第三子部323沿第二方向上占用的空间。
可选地,参考图3,沿第一方向,突出部32的宽度为D1,主体部31的宽度为D2。其中,主体部31的宽度指的是,沿第一方向,主体部31一侧边缘与另一侧边缘的最大距离。突出部32的宽度大于主体部31的宽度的一半,且突出部32的宽度小于主体部31的宽度。即,D2/2<D1<D2。本实用新型实施例中,同一个像素电极30中存在一个突出部32与同一条栅极线21绝缘交叠,像素电极30包括一个较大的突出部32,形成较大的交叠电容,从而存储了较多的静电荷,保护半导体层免受静电损伤,保证了显示面板的正常显示。
继续参考图2,多个像素电极30包括第一像素电极301和第二像素电极302,第一像素电极301和第二像素电极302沿第一方向排列,第一像素电极301和第二像素电极302位于同一像素区域110中。多条栅极线21包括第一栅极线211和第二栅极线212。沿第二方向,像素电极30位于第一栅极线211与第二栅极线212之间。沿第二方向,第一栅极线211与第二栅极线212位于相邻两个像素电极30之间。垂直于衬底10的方向上,第一像素电极301的突出部32与第一栅极线211交叠,第二像素电极302的突出部32与第二栅极线212交叠。本实用新型实施例中,同一像素区域110中,第一像素电极301的突出部32与第二像素电极302的突出部32具有相反的朝向,第一像素电极301的突出部32与第二像素电极302的突出部32分别与不同的栅极线21交叠。
示例性地,参考图2,沿第一方向排列的一排第一像素电极301与同一条第一栅极线211交叠,沿第一方向排列的一排第二像素电极302与同一条第二栅极线212交叠。沿第一方向,第一像素电极301与第二像素电极302依次间隔排列,相邻两个第一像素电极301之间间隔一个第二像素电极302,相邻两个第二像素电极302之间间隔一个第一像素电极301。沿第二方向,多个第一像素电极301重复排列,多个第二像素电极302重复排列。沿第二方向,第一栅极线211和第二栅极线212依次间隔排列,相邻两条第一栅极线211之间间隔一条第二栅极线212,相邻两条第二栅极线212之间间隔一条第一栅极线211。
示例性地,参考图2,同一像素区域110中,第一像素电极301的突出部32与第二像素电极302的突出部32具有相同的形状。进一步地,同一像素区域110中,第一像素电极301的突出部32与第二像素电极302的突出部32具有相同的面积。从而第一像素电极301的突出部32与第一栅极线211造成的交叠电容,等于第二像素电极302的突出部32与第二栅极线212造成的交叠电容,有利于提升显示的均匀性。
图7为沿图2中AA’的剖面结构示意图,参考图2和图7,阵列基板还包括薄膜晶体管40,薄膜晶体管40包括第一极41、第二极42和控制极43,控制极43与栅极线21电连接,第二极42与像素电极30电连接。控制极43控制薄膜晶体管40导通时,第一极41与第二极42导通电连接,数据线22与像素电极30导通电连接,从而可以将显示信号传输至像素电极30,实现发光显示。第一极41、第二极42以及数据线22均与像素电极30同层。本实用新型实施例中,薄膜晶体管40的第一极41以及第二极42与数据线22同层,像素电极30与数据线22同层,因此可以直接将像素电极30形成于第二极42上,像素电极30与薄膜晶体管40的第二极42直接搭接电连接,降低了阵列基板的制作难度,减薄了阵列基板的厚度,降低了成本。
示例性地,参考图7,第一极41可以为薄膜晶体管40的源极,第二极42可以为薄膜晶体管40的漏极,或者,第一极41可以为薄膜晶体管40的漏极,第二极42可以为薄膜晶体管40的源极。控制极43可以为薄膜晶体管40的栅极。
示例性地,参考图7,薄膜晶体管40还包括半导体层44,第一极41和第二极42位于半导体层44远离衬底10一侧,第一极41和第二极42分别形成于半导体层44的两端。半导体层44位于第一极41与控制极43之间。阵列基板还包括栅极绝缘层51,栅极绝缘层51位于半导体层44与控制极43之间。
图8为本实用新型实施例提供的另一种阵列基板的俯视结构示意图,参考图8,突出部32包括第一子部321、第二子部322和第三子部323,第一子部321与主体部31电连接,第一子部321以及第三子部323均与第二子部322电连接。沿第二方向,第二子部322位于第一子部321与第三子部323之间,第一子部321位于主体部31与第二子部322之间。垂直于衬底10的方向上,第一子部321以及第三子部323均与栅极线21错开,第二子部322与栅极线21交叠。突出部32呈矩形或者类矩形。同一像素电极30的多个突出部32与同一条栅极线21绝缘交叠,多个突出部32沿第一方向间隔排列。相邻两个突出部32存在间隙,多个突出部32以间隔一定距离的方式沿第一方向排列成一排。本实用新型实施例中,同一个像素电极30中存在多个突出部32与同一条栅极线21绝缘交叠,像素电极30包括多个较小的突出部32。一方面,多个突出部32与栅极线21形成的交叠电容保护半导体层免受静电损伤,保证了显示面板的正常显示,另一方面,相邻两个突出部32之间的间隙不形成交叠电容,从而减小了交叠电容的数值,使交叠电容不至于过大,减小了电路中的负载。
可选地,结合参考图8,阵列基板还包括薄膜晶体管40,薄膜晶体管40包括第一极41、第二极42和控制极43,控制极43与栅极线21电连接,第二极42与像素电极30电连接。突出部32沿第一方向的宽度为D1,第二极42沿垂直第二极延伸方向的宽度为D3,例如,第二极42沿第二方向的宽度为D3。D1=D3。本实用新型实施例中,由于第二极42与像素电极30电连接,像素电极30上积累的静电荷通过第二极42进行释放,突出部32沿第一方向的宽度等于第二极42沿垂直第二极延伸方向的宽度,在突出部32与栅极线21形成的交叠电容保护半导体层免受静电损伤的基础上,还可以降低突出部32的设计难度,以根据第二极42的放电情况,设置合适数量的突出部32即可。
可选地,参考图8,沿第一方向,突出部32的宽度大于或者等于2μm且小于或者等于5μm。即,2μm≤D1≤5μm。
图9为本实用新型实施例提供的一种阵列基板的俯视结构示意图,参考图9,阵列基板还包括薄膜晶体管40,薄膜晶体管40包括第一极41、第二极42和控制极43,控制极43与栅极线21电连接,第二极42与像素电极30电连接。第一极41、第二极42以及数据线22均与像素电极30同层。像素电极30还包括附加突出部33。附加突出部33与控制极43绝缘交叠,且第一极41与附加突出部33之间的间距大于零。本实用新型实施例中,第一极41与像素电极30同层,第一极41与附加突出部33同层,且第一极41与附加突出部33不交叠,从而避免了像素电极30与相邻像素区域110中第一极41接触电连接。附加突出部33与控制极43交叠,附加突出部33与控制极43之间形成交叠电容,从而进一步地将像素电极30上的静电荷存储起来,减小源漏极之间存在的电势差,防止像素电极30上的静电荷通过与其电连接的金属尖端(源极或者漏极)进行剧烈放电,保护半导体层免受静电损伤,保证了显示面板的正常显示。
示例性地,参考图9,附加突出部33呈矩形或者类矩形,从而当形成像素电极30和控制极43的工艺发生波动时,附加突出部33与控制极43的交叠面积变化比较均匀,且变化幅度比较小,从而保证了第二子部322与栅极线21形成交叠电容的电容值不会发生突变,保证了显示面板的显示稳定性。如图9所示,与同一个控制极43交叠的附加突出部33的数量为一个。在其他实施方式中,与同一个控制极43交叠的附加突出部33的数量还可以为多个。
示例性地,参考图9,同一个像素电极30包括一个突出部32和附加突出部33。沿第一方向,突出部32的宽度大于主体部31的宽度的一半,且小于主体部31的宽度。
图10为本实用新型实施例提供的一种阵列基板的俯视结构示意图,参考图10,同一个像素电极30包括多个突出部32和附加突出部33。同一像素电极30的多个突出部32与同一条栅极线21绝缘交叠,多个突出部32沿第一方向间隔排列。
继续参考图1和图2,单位英尺内像素区域110的数量小于或者等于200个。也就是说,本实用新型实施例中,阵列基板上像素排布的PPI小于或者等于200,PPI较低,属于低成本显示面板(包括阵列基板)。阵列基板上像素排布的PPI(即像素密度)小于或者等于200时,像素电极30的面积较大,更容易积累静电荷,因此尤其需要本实用新型实施例提供的像素电极30,即,像素电极30包括突出部32,突出部32包括第一子部321、第二子部322和第三子部323,突出部32呈矩形或者类矩形。
本实用新型实施例提供一种显示面板,显示面板包括上述实施例中的阵列基板。显示面板可以为液晶显示面板、有机发光显示面板、电泳显示面板、量子点显示面板或者micro-LED显示面板中的一种。本实用新型提供的显示面板包括上述实施例中的阵列基板,因此可以减小源漏极之间存在的电势差,防止像素电极上的静电荷通过与其电连接的金属尖端(源极或者漏极)进行剧烈放电,保护半导体层免受静电损伤,保证了显示面板的正常显示。维持了第二子部与栅极线形成交叠电容的电容值不变,保证了存储静电荷的电荷量不发生变化,保证了显示面板的显示稳定性。
图11为本实用新型实施例提供的一种汽车的示意图,参考图11,显示面板100设置于汽车中,显示面板可以位于中控台的内部,在其他实施方式中,显示面板还可以位于仪表台的内部。本实用新型实施例中,显示面板为车载显示面板,车载显示面板对PPI要求不高,本实用新型实施例提供的显示面板尤其适用于作为车载显示面板。
注意,上述仅为本实用新型的较佳实施例及所运用技术原理。本领域技术人员会理解,本实用新型不限于这里所述的特定实施例,对本领域技术人员来说能够进行各种明显的变化、重新调整、相互结合和替代而不会脱离本实用新型的保护范围。因此,虽然通过以上实施例对本实用新型进行了较为详细的说明,但是本实用新型不仅仅限于以上实施例,在不脱离本实用新型构思的情况下,还可以包括更多其他等效实施例,而本实用新型的范围由所附的权利要求范围决定。
Claims (12)
1.一种阵列基板,其特征在于,包括:
衬底;
多条栅极线和多条数据线,位于所述衬底的同一侧;所述多条栅极线沿第一方向延伸并沿第二方向排列,所述多条数据线沿所述第二方向延伸并沿所述第一方向排列,所述多条栅极线与所述多条数据线交叉出多个像素区域;
像素电极,位于所述像素区域中,包括主体部和至少一个突出部,所述突出部与所述栅极线绝缘交叠;
所述突出部包括第一子部、第二子部和第三子部,所述第一子部与所述主体部电连接,所述第一子部以及所述第三子部均与所述第二子部电连接,沿所述第二方向,所述第二子部位于所述第一子部与所述第三子部之间;
垂直于所述衬底的方向上,所述第一子部以及所述第三子部均与所述栅极线错开,所述第二子部与所述栅极线交叠;
所述突出部呈矩形或者类矩形,所述类矩形包括第一边、第二边和第三边,所述第一边与所述第二边垂直,所述第一边与所述第三边平行。
3.根据权利要求2所述的阵列基板,其特征在于,所述第三子部沿所述第二方向的长度大于或者等于2.45μm且小于5μm。
4.根据权利要求1所述的阵列基板,其特征在于,沿所述第一方向,所述突出部的宽度大于所述主体部宽度的一半,且小于所述主体部的宽度。
5.根据权利要求1所述的阵列基板,其特征在于,同一所述像素电极的多个所述突出部与同一条所述栅极线绝缘交叠;
多个所述突出部沿所述第一方向间隔排列。
6.根据权利要求5所述的阵列基板,其特征在于,还包括薄膜晶体管,所述薄膜晶体管包括第一极、第二极和控制极,所述控制极与所述栅极线电连接,所述第二极与所述像素电极电连接;
所述突出部沿所述第一方向的宽度等于所述第二极沿垂直所述第二极延伸方向的宽度。
7.根据权利要求5所述的阵列基板,其特征在于,沿所述第一方向,所述突出部的宽度大于或者等于2μm且小于或者等于5μm。
8.根据权利要求1所述的阵列基板,其特征在于,还包括薄膜晶体管,所述薄膜晶体管包括第一极、第二极和控制极,所述控制极与所述栅极线电连接,所述第二极与所述像素电极电连接;所述第一极、所述第二极以及所述数据线均与所述像素电极同层。
9.根据权利要求8所述的阵列基板,其特征在于,所述像素电极还包括附加突出部;
所述附加突出部与所述控制极绝缘交叠;且所述第一极与所述附加突出部之间的间距大于零。
10.根据权利要求1所述的阵列基板,其特征在于,多个所述像素电极包括第一像素电极和第二像素电极,所述第一像素电极和所述第二像素电极沿所述第一方向排列,位于同一所述像素区域;
多条所述栅极线包括第一栅极线和第二栅极线,沿所述第二方向,所述像素电极位于所述第一栅极线与所述第二栅极线之间;
垂直于所述衬底的方向上,所述第一像素电极的突出部与所述第一栅极线交叠,所述第二像素电极的突出部与所述第二栅极线交叠。
11.根据权利要求1所述的阵列基板,其特征在于,单位英尺内所述像素区域的数量小于或者等于200个。
12.一种显示面板,其特征在于,包括权利要求1-11任一项所述的阵列基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202022900911.3U CN214011696U (zh) | 2020-12-03 | 2020-12-03 | 一种阵列基板以及显示面板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202022900911.3U CN214011696U (zh) | 2020-12-03 | 2020-12-03 | 一种阵列基板以及显示面板 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN214011696U true CN214011696U (zh) | 2021-08-20 |
Family
ID=77309605
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202022900911.3U Active CN214011696U (zh) | 2020-12-03 | 2020-12-03 | 一种阵列基板以及显示面板 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN214011696U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114994995A (zh) * | 2022-06-29 | 2022-09-02 | 上海天马微电子有限公司 | 一种显示面板和显示装置 |
-
2020
- 2020-12-03 CN CN202022900911.3U patent/CN214011696U/zh active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114994995A (zh) * | 2022-06-29 | 2022-09-02 | 上海天马微电子有限公司 | 一种显示面板和显示装置 |
CN114994995B (zh) * | 2022-06-29 | 2024-04-02 | 上海天马微电子有限公司 | 一种显示面板和显示装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109920935B (zh) | 显示面板及显示装置 | |
US10651208B2 (en) | Display device with different circuit groups | |
CN100363830C (zh) | 薄膜晶体管液晶显示器、叠层储存电容器及其形成方法 | |
US11662631B2 (en) | Display substrate and display device | |
US11631352B2 (en) | Display panel and display device | |
CN214011696U (zh) | 一种阵列基板以及显示面板 | |
JP6462035B2 (ja) | バックプレーン基板及びそれを用いた有機発光表示装置 | |
CN108519696A (zh) | 一种显示面板及显示装置 | |
CN113257294B (zh) | 具有耦合到屏蔽件及/或板极的电压源的集成组合件 | |
US20190140198A1 (en) | A flexibly foldable display panel | |
JP2556175B2 (ja) | 半導体装置における電界集中防止構造 | |
JP3776138B2 (ja) | 電子装置の製造方法 | |
CN113517262A (zh) | 显示面板及其制作方法、显示装置 | |
US20020008794A1 (en) | Liquid crystal display device having a storage capacitor | |
US20030071676A1 (en) | ESD protection element | |
JP2007183581A (ja) | 能動素子アレイ基板 | |
JP2000267137A (ja) | 液晶表示装置 | |
CN110098198B (zh) | 一种阵列基板以及显示面板 | |
KR20130037036A (ko) | 액정표시장치용 어레이 기판 | |
KR20080045278A (ko) | 커패시터 구조 | |
CN113272967A (zh) | 阵列基板及oled显示装置 | |
US11846859B2 (en) | Display panel | |
US20230063580A1 (en) | Display panel and display device | |
KR102663378B1 (ko) | 디스플레이 패널 | |
US11112924B2 (en) | Touch substrate and touch device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |