CN213958944U - 一种低损耗的碳化硅二极管 - Google Patents
一种低损耗的碳化硅二极管 Download PDFInfo
- Publication number
- CN213958944U CN213958944U CN202023119588.2U CN202023119588U CN213958944U CN 213958944 U CN213958944 U CN 213958944U CN 202023119588 U CN202023119588 U CN 202023119588U CN 213958944 U CN213958944 U CN 213958944U
- Authority
- CN
- China
- Prior art keywords
- silicon carbide
- layer
- plate
- insulating
- conducting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本实用新型系提供一种低损耗的碳化硅二极管，包括绝缘封装体，绝缘封装体中设有两个导电引脚，导电引脚上设有碳化硅芯片，两个碳化硅芯片上设有绝缘导热板；导电引脚包括上平板、斜支板和下平板，上平板与斜支板之间连接有弯曲成U字形的弯折部，弯折部位于绝缘封装体外；绝缘导热板下设有镶嵌槽，镶嵌槽内镶嵌导电条，导电条连接两个碳化硅芯片的顶部，绝缘导热板中设有两个同时贯穿导电条的焊接通孔，焊接通孔内固定有焊锡柱。本实用新型可有效节省所需的安装空间，紧贴于两个碳化硅芯片顶部的绝缘导热板能够有效确保其具备良好的散热性能，从而获得低功率损耗的优良性能，整体结构的抗震、防折弯性能强。
Description
技术领域
本实用新型涉及二极管，具体公开了一种低损耗的碳化硅二极管。
背景技术
碳化硅二极管一般指碳化硅肖特基二极管，碳化硅二极管芯片的基本结构是碳化硅衬底、碳化硅外延层、肖基触层以及欧姆接触层。
碳化硅二极管有两种封装形式，分别是引线式封装和贴片式封装两种形式，随着扁平轻质电子产品的盛行，贴片式封装的结构应用越来越广泛。碳化硅二极管主要起整流的作用，现有技术中，碳化硅二极管在工作的过程中会产生热量，高温度状态下工作的碳化硅二极管产生的功率损耗大，特别是封装有不止一个碳化硅二极管芯片的二极管封装器件，所形成的功率损耗更严重。
实用新型内容
基于此，有必要针对现有技术问题，提供一种低损耗的碳化硅二极管，具有良好的散热性能，具有低功率损耗的优良性能，整体结构的抗震、防折弯性能强。
为解决现有技术问题，本实用新型公开一种低损耗的碳化硅二极管，包括绝缘封装体，绝缘封装体中设有两个导电引脚，每个导电引脚上均设有一碳化硅芯片，两个碳化硅芯片上设有同一绝缘导热板；
导电引脚包括依次连接上平板、斜支板和下平板，碳化硅芯片位于上平板上，上平板位于绝缘封装体内，斜支板和下平板均位于绝缘封装体外，上平板与斜支板之间连接有弯曲成U字形的弯折部，弯折部位于绝缘封装体外；
绝缘导热板下设有镶嵌槽，镶嵌槽内镶嵌导电条，导电条连接两个碳化硅芯片的顶部，绝缘导热板中设有两个同时贯穿导电条的焊接通孔，焊接通孔内固定有焊锡柱，焊锡柱连接于碳化硅芯片的顶部。
进一步的，上平板中设有加固孔。
进一步的，碳化硅芯片包括依次设置的第一金属电极层、欧姆接触层、碳化硅衬底、外延层、环状钝化层和环状聚酰亚胺膜，外延层上依次沉积有肖特基金属层和第二金属电极层，肖特基金属层和第二金属电极层均围绕于环状钝化层内。
进一步的，欧姆接触层为金属镍层，外延层为碳化硅层，环状钝化层为二氧化硅层，肖特基金属层为金属钼层。
进一步的，绝缘导热板为导热陶瓷板。
进一步的，导电条为导电银胶条。
本实用新型的有益效果为：本实用新型公开一种低损耗的碳化硅二极管，设置有双碳化硅芯片，能够满足特定的使用需求，可有效节省所需的安装空间，使用方便，同时紧贴于两个碳化硅芯片顶部的绝缘导热板能够有效确保其具备良好的散热性能，从而获得低功率损耗的优良性能，导电条隐藏于绝缘导热板内，能够有效避免导电条影响绝缘导热板与碳化硅芯片的接触面积，还能够有效确保整体碳化硅二极管结构的扁平化设计需求；导电引脚中形成有位于绝缘封装体外的弯折部，可形成良好的弹性缓冲效果，整体结构的抗震、防折弯性能强。
附图说明
图1为本实用新型的俯视结构示意图。
图2为本实用新型去除绝缘封装体后的立体结构示意图。
图3为本实用新型沿图1中A-A’的剖面结构示意图。
图4为本实用新型中碳化硅芯片的结构示意图。
附图标记为：绝缘封装体10、导电引脚20、上平板21、弯折部211、加固孔212、斜支板22、下平板23、碳化硅芯片30、第一金属电极层31、欧姆接触层32、碳化硅衬底33、外延层34、环状钝化层35、环状聚酰亚胺膜36、肖特基金属层37、第二金属电极层38、绝缘导热板40、镶嵌槽41、导电条42、焊接通孔43、焊锡柱44。
具体实施方式
为能进一步了解本实用新型的特征、技术手段以及所达到的具体目的、功能，下面结合附图与具体实施方式对本实用新型作进一步详细描述。
参考图1至图4。
本实用新型实施例公开一种低损耗的碳化硅二极管，包括绝缘封装体10，绝缘封装体10中设有两个导电引脚20，每个导电引脚20上均设有一碳化硅芯片30，两个碳化硅芯片30上设有同一绝缘导热板40；
导电引脚20包括依次连接上平板21、斜支板22和下平板23，上平板21和下平板23分别固定于斜支板22的上下两端，上平板21、下平板23以及绝缘导热板40相互平行，两个碳化硅芯片30分别焊接位于两个上平板21上，上平板21位于绝缘封装体10内，斜支板22和下平板23均位于绝缘封装体10外，上平板21与斜支板22之间连接有弯曲成U字形的弯折部211，弯折部211能够有效提高上平板21与斜支板22之间结构的可靠性，在收到抖动时，弯折部211能够有效缓冲抖动力，从而避免导电引脚20被折断，在上平板21上焊接碳化硅芯片30实现固晶操作时，弯折部211能够有效缓冲固晶时受到的压力，避免导电引脚20弯折变形而导致报废，优选地，弯折部211的中心向上弯曲凸起，能够提高弹性缓冲的效果，弯折部211位于绝缘封装体10外，弯折部211缓冲过程中不会撕裂绝缘封装体10，弯折部211还能够有效释放封装过程中形成的应力，提高整体碳化硅二极管结构的牢固性，将碳化硅二极管焊接于电路板时，即使焊接过程中绝缘封装体10受到一定的挤压力，弯折部211也能够对其实现有效的缓冲，确保焊接安装后的结构稳定牢固；
绝缘导热板40下设有镶嵌槽41，镶嵌槽41内镶嵌固定有导电条42，导电条42的底面与绝缘导热板40的底面共面，导电条42连接两个碳化硅芯片30的顶部，绝缘导热板40中设有两个同时贯穿导电条42的焊接通孔43，焊接通孔43内固定有焊锡柱44，两个焊锡柱44分别连接于碳化硅芯片30的顶部。
本实用新型内部设有两个串联的碳化硅芯片30，应用于电子产品时，无需使用两个碳化硅二极管，使用方便，结构稳定牢固；导电引脚20具有良好的弹性缓冲能力，在受到挤压力的情况下可有效确保碳化硅二极管结构牢固不撕裂，使用方便，碳化硅二极管的使用寿命长；导电条42能够有效确保两个碳化硅芯片30之间形成串联电路，绝缘导热板40与碳化硅芯片30的接触面积大，且导电条42还直接镶嵌在镶嵌槽41中，绝缘导热板40能够有效确保两个碳化硅芯片30的散热性能，从而有效降低碳化硅二极管工作时产生的热损耗，本实用新型碳化硅二极管的工作性能优良；固晶时，通过向焊接通孔43中注入锡膏能够形成焊锡柱44，焊接通孔43能够有效限制锡膏的位置，加工方便，所形成的连接结构稳定牢固。
在本实施例中，上平板21中设有加固孔212，绝缘封装体10还填充于加固孔212中，可有效提高导电引脚20与绝缘封装体10之间连接结构的牢固性。
在本实施例中，碳化硅芯片30包括依次层叠设置的第一金属电极层31、欧姆接触层32、碳化硅衬底33、外延层34、环状钝化层35和环状聚酰亚胺膜36，碳化硅衬底33为N型碳化硅材料4H-SiC，外延层34上依次沉积有肖特基金属层37和第二金属电极层38，肖特基金属层37即肖基触层，肖特基金属层37和第二金属电极层38均围绕于环状钝化层35内，即环状钝化层35围绕在肖特基金属层37和第二金属电极层38四周，第一金属电极层31和第二金属电极层38为碳化硅二极管的两个电极，碳化硅二极管的两个电极分别与焊锡柱44以及上平板21导电连接。
基于上述实施例，欧姆接触层32为金属镍层，外延层34为碳化硅层，环状钝化层35为二氧化硅层，肖特基金属层37为金属钼层，优选地，第一金属电极层31为金属银层形成的正极，第二金属电极层38为金属金层。
在本实施例中，绝缘导热板40为导热陶瓷板，导热陶瓷具有良好的散热性能以及绝缘性能，通过导热陶瓷板能够有效确保碳化硅二极管整体结构的散热性能，同时能够有效避免碳化硅二极管被短路。
在本实施例中，导电条42为导电银胶条，导电银胶具有一定的弹性，在固晶的过程中能够有效避免绝缘导热板40与碳化硅芯片30之间发生偏移，固晶结构可靠，且具有弹性的导电条42能够有效密封焊接通孔43与碳化硅芯片30之间的空间，避免固晶过程中锡膏溢流至碳化硅芯片30的四周。
以上所述实施例仅表达了本实用新型的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本实用新型专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本实用新型构思的前提下，还可以做出若干变形和改进，这些都属于本实用新型的保护范围。因此，本实用新型专利的保护范围应以所附权利要求为准。
Claims (6)
1.一种低损耗的碳化硅二极管，其特征在于，包括绝缘封装体(10)，所述绝缘封装体(10)中设有两个导电引脚(20)，每个所述导电引脚(20)上均设有一碳化硅芯片(30)，两个所述碳化硅芯片(30)上设有同一绝缘导热板(40)；
所述导电引脚(20)包括依次连接上平板(21)、斜支板(22)和下平板(23)，所述碳化硅芯片(30)位于所述上平板(21)上，所述上平板(21)位于所述绝缘封装体(10)内，所述斜支板(22)和所述下平板(23)均位于所述绝缘封装体(10)外，所述上平板(21)与所述斜支板(22)之间连接有弯曲成U字形的弯折部(211)，所述弯折部(211)位于所述绝缘封装体(10)外；
所述绝缘导热板(40)下设有镶嵌槽(41)，所述镶嵌槽(41)内镶嵌导电条(42)，所述导电条(42)连接两个所述碳化硅芯片(30)的顶部，所述绝缘导热板(40)中设有两个同时贯穿所述导电条(42)的焊接通孔(43)，所述焊接通孔(43)内固定有焊锡柱(44)，所述焊锡柱(44)连接于所述碳化硅芯片(30)的顶部。
2.根据权利要求1所述的一种低损耗的碳化硅二极管，其特征在于，所述上平板(21)中设有加固孔(212)。
3.根据权利要求1所述的一种低损耗的碳化硅二极管，其特征在于，所述碳化硅芯片(30)包括依次设置的第一金属电极层(31)、欧姆接触层(32)、碳化硅衬底(33)、外延层(34)、环状钝化层(35)和环状聚酰亚胺膜(36)，所述外延层(34)上依次沉积有肖特基金属层(37)和第二金属电极层(38)，所述肖特基金属层(37)和所述第二金属电极层(38)均围绕于所述环状钝化层(35)内。
4.根据权利要求3所述的一种低损耗的碳化硅二极管，其特征在于，所述欧姆接触层(32)为金属镍层，所述外延层(34)为碳化硅层，所述环状钝化层(35)为二氧化硅层，所述肖特基金属层(37)为金属钼层。
5.根据权利要求1所述的一种低损耗的碳化硅二极管，其特征在于，所述绝缘导热板(40)为导热陶瓷板。
6.根据权利要求1所述的一种低损耗的碳化硅二极管，其特征在于，所述导电条(42)为导电银胶条。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202023119588.2U CN213958944U (zh) | 2020-12-22 | 2020-12-22 | 一种低损耗的碳化硅二极管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202023119588.2U CN213958944U (zh) | 2020-12-22 | 2020-12-22 | 一种低损耗的碳化硅二极管 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN213958944U true CN213958944U (zh) | 2021-08-13 |
Family
ID=77194997
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202023119588.2U Active CN213958944U (zh) | 2020-12-22 | 2020-12-22 | 一种低损耗的碳化硅二极管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN213958944U (zh) |
-
2020
- 2020-12-22 CN CN202023119588.2U patent/CN213958944U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7495323B2 (en) | Semiconductor package structure having multiple heat dissipation paths and method of manufacture | |
| US7285866B2 (en) | Surface mounted package with die bottom spaced from support board | |
| CN102420217B (zh) | 多芯片半导体封装体及其组装 | |
| CN111128925B (zh) | 一种数字电路的封装结构及封装方法 | |
| KR20170086828A (ko) | 메탈범프를 이용한 클립 본딩 반도체 칩 패키지 | |
| CN211743142U (zh) | 一种双芯片的导热型贴片二极管 | |
| US20180158758A1 (en) | Leadframe and method of manufacturing the same | |
| JP2019186326A (ja) | 半導体装置およびその製造方法 | |
| JP5271778B2 (ja) | 半導体装置の製造方法 | |
| CN213425006U (zh) | Led封装结构 | |
| CN213958944U (zh) | 一种低损耗的碳化硅二极管 | |
| CN107946269B (zh) | 一种传感芯片的封装结构及其封装方法 | |
| CN216849941U (zh) | 一种新型可反向导通氮化镓功率器件 | |
| CN112086372B (zh) | 一种用于高结温功率模块芯片正面连接的封装材料结构层及其制作方法 | |
| CN215118900U (zh) | 半导体器件封装件 | |
| CN212485342U (zh) | 一种结构可靠的贴片式二极管 | |
| CN209785910U (zh) | 大电流半导体功率器件 | |
| CN211719589U (zh) | 一种防开裂的贴片式二极管 | |
| CN216849928U (zh) | 一种半导体封装结构 | |
| CN220796724U (zh) | 一种双面半桥功率模块 | |
| CN214956865U (zh) | 瞬态电压抑制器 | |
| CN215600362U (zh) | 一种复合二极管的贴片式三极管封装结构 | |
| CN213212151U (zh) | 一种半导体封装结构 | |
| CN218039187U (zh) | 一种应用于平面型功率器件的封装结构 | |
| CN219917162U (zh) | 功率模块 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |