CN213340368U - sip封装模组和智能穿戴设备 - Google Patents
sip封装模组和智能穿戴设备 Download PDFInfo
- Publication number
- CN213340368U CN213340368U CN202022651293.3U CN202022651293U CN213340368U CN 213340368 U CN213340368 U CN 213340368U CN 202022651293 U CN202022651293 U CN 202022651293U CN 213340368 U CN213340368 U CN 213340368U
- Authority
- CN
- China
- Prior art keywords
- plate
- substrate
- sip
- board
- package module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Casings For Electric Apparatus (AREA)
Abstract
本实用新型公开了一种sip封装模组和智能穿戴设备,包括:基板,所述基板设置有封装部和安装部,所述封装部和所述安装部间隔设置;和转接板,所述转接板具有相背设置的第一连接面和第二连接面,所述第一连接面与所述安装部连接,在垂直于所述基板的方向上,所述第二连接面在所述基板的投影面积大于所述第一连接面在所述基板的投影面积,所述第二连接面设置有多个焊接点。本实用新型sip封装模组增加转接板上焊接点的覆盖面积,增加焊接点的数量,便于转接板与外接电路的焊接,降低加工难度。
Description
技术领域
本实用新型涉及系统级封装技术领域,特别涉及一种sip封装模组和应用该sip封装模组的智能穿戴设备。
背景技术
穿戴产品中的系统级封装电路通常采用转接板作为转接件,以通过转接板与外接电路连接。常见地,系统级封装电路的尺寸较小,预留给转接板的装配空间较小,难以进行转接板的安装。另一方面,基于系统级封装电路预留给转接板的装配空间较小,导致只能将较小尺寸的转接板安装到系统级封装电路上,导致后续转接板与外接电路互连时,在转接板和外接电路的焊接难度大,影响产品的良率。
实用新型内容
本实用新型的主要目的是提出一种sip封装模组,旨在降低转接板与外接电路连接的难度。
为实现上述目的,本实用新型提出的sip封装模组包括:
基板,所述基板设置有封装部和安装部,所述封装部和所述安装部间隔设置;和
转接板,所述转接板具有相背设置的第一连接面和第二连接面,所述第一连接面与所述安装部连接,在垂直于所述基板的方向上,所述第二连接面在所述基板的投影面积大于所述第一连接面在所述基板的投影面积,所述第二连接面设置有多个焊接点。
可选地,所述转接板包括层叠设置的第一板件和第二板件,所述第一板件背向所述第二板件的一侧为所述第一连接面,所述第二板件背向所述第一板件的一侧为所述第二连接面;
所述封装部邻近所述安装部的一端形成有限位槽,所述第二板件的部分容纳并限位于所述限位槽内。
可选地,所述第二板件与所述限位槽的槽壁之间填充有胶体,所述胶体粘接所述第二板件和所述封装部。
可选地,所述限位槽环绕所述第一板件设置。
可选地,所述第一板件与第二板件为一体结构。
可选地,所述第二板件与所述第一板件之间通过焊盘连接。
可选地,所述第一板件为PCB;
且/或,所述第二板件为PCB。
可选地,所述封装部包括设于所述基板的多个贴装器件和塑封层,所述塑封层包覆至少部分所述贴装器件,并与所述基板连接;
所述塑封层和/或所述贴装器件背向所述基板的表面与部分所述转接板呈相对设置。
可选地,所述基板的相背两表面均设置有所述封装部,所述基板的相背两表面的至少一表面设置有所述安装部。
本实用新型还提出一种智能穿戴设备,包括上述的sip封装模组。
本实用新型技术方案通过所述基板上设置有封装部和安装部,所述转接板具有第一连接面和第二连接面,所述第一连接面与所述安装部连接,所述第二连接面在所述基板的投影面积大于所述第一连接面在所述基板的投影面积,所述第二连接面设置有多个焊接点,多个所述焊接点用于与外接电路连接,以增加转接板与外接电路的连接面积,增加转接板上焊接点的数量,便于转接板与外接电路的焊接,降低加工难度。
附图说明
为了更清楚地说明本实用新型实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本实用新型的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图示出的结构获得其他的附图。
图1为本实用新型sip封装模组一实施例的结构示意图;
图2为图1中sip封装模组的另一实施例的结构示意图;
图3为图1中sip封装模组的又一实施例的结构示意图;
图4为图3中sip封装模组的另一实施例的结构示意图;
图5为本实用新型sip封装模组第二实施例的结构示意图;
图6为图5中sip封装模组的另一实施例的结构示意图;
图7为图5中sip封装模组的又一实施例的结构示意图;
图8为图7中sip封装模组的另一实施例的结构示意图。
附图标号说明:
标号 | 名称 | 标号 | 名称 |
1 | 基板 | 13 | 限位槽 |
11 | 封装部 | 2 | 转接板 |
111 | 贴装器件 | 21 | 第一板件 |
112 | 塑封层 | 22 | 第二板件 |
12 | 安装部 | 23 | 胶体 |
本实用新型的实现、功能特点及优点将结合实施例,参照附图做进一步说明。
具体实施方式
下面将结合本实用新型实施例中的附图,对本实用新型实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本实用新型的一部分实施例,而不是全部的实施例。基于本实用新型中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本实用新型保护的范围。
需要说明,若本实用新型实施例中有涉及方向性指示(诸如上、下、左、右、前、后……),则该方向性指示仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等,如果该特定姿态发生改变时,则该方向性指示也相应地随之改变。
另外,若本实用新型实施例中有涉及“第一”、“第二”等的描述,则该“第一”、“第二”等的描述仅用于描述目的,而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外,全文中出现的“和/或”的含义为,包括三个并列的方案,以“A和/或B为例”,包括A方案,或B方案,或A和B同时满足的方案。另外,各个实施例之间的技术方案可以相互结合,但是必须是以本领域普通技术人员能够实现为基础,当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在,也不在本实用新型要求的保护范围之内。
本实用新型提出一种sip封装模组,应用于智能穿戴设备,所述sip封装模组设置有转接板,转接板用于与外接电路电连接。具体参考图1,为本实用新型sip封装模组一实施例的结构示意图;参考图2,为图1中sip封装模组的另一实施例的结构示意图;参考图3,为图1中sip封装模组的又一实施例的结构示意图;参考图4,为图3中sip封装模组的另一实施例的结构示意图;参考图5,为本实用新型sip封装模组第二实施例的结构示意图;参考图6,为图5中sip封装模组的另一实施例的结构示意图;参考图7,为图5中sip封装模组的又一实施例的结构示意图;参考图8,为图7中sip封装模组的另一实施例的结构示意图。
在本实用新型实施例中,如图1所示,并结合图3、图5及图7所示,该sip封装模组,包括:基板1和转接板2;其中,基板1设置有封装部11和安装部12,封装部11和安装部12间隔设置,安装部12为设置在基板1上的焊盘;转接板2具有相背设置的第一连接面和第二连接面,第一连接面与安装部12连接,第二连接面在基板1的投影面积大于第一连接面在基板1的投影面积,第二连接面设置有多个焊接点。
可以理解地,结合图3、图5及图7所示,转接板2远离基板1的一端面可向周侧延伸,以形成凸出的结构,使得转接板2的竖向截面为“L”型或“T”型。也就是说,转接板2背向基板1的一表面形成的第二连接面,相比较于转接板2面向基板1的一表面形成的第一连接面的面积较大,以使得在较大面积的第二连接面上设置有焊接点,以便于外接电路与对应焊接点的焊接操作。
在本实施例中,通过在基板1上设置有封装部11和安装部12,转接板2具有第一连接面和第二连接面,第一连接面与安装部12连接,第二连接面在基板1的投影面积大于第一连接面在基板1的投影面积,第二连接面设置有多个焊接点,多个焊接点用于与外接电路连接,以增加转接板2与外接电路的连接面积,增加转接板2上焊接点的数量,便于转接板2与外接电路的焊接,降低加工难度。
在本实用新型的一实施例中,第二连接面在基板1的投影面积大于第一连接面在基板1的投影面积;当转接板2设于基板1上时,第二连接面凸出于第一连接面的面积可与基板1相对,或者第二连接面凸出于第一连接面的面积可延伸出基板1的周缘设置。
可以理解地,当安装部12邻近基板1的周缘设置时,转接板2的第一连接面与安装部12连接,转接板2的第二连接面凸出于第一连接面的面积可位于基板1外。或者,转接板2的第二连接面凸出于第一连接面的面积也可与基板1相对。
可以理解地,当安装部12设于基板1的中部时,封装部11围绕安装部12设置,转接板2的第一连接面与安装部12连接,转接板2的第二连接面凸出于第一连接面的面积可与基板1表面间隔或抵接。
可选地,基于第二连接面在基板1的投影面积大于第一连接面在基板1的投影面积,第二连接面上的焊接点数量与第一连接面上的焊接点数量相同,即是,增大相邻两个焊接点的间距,以便于连接外接电路;或者,第二连接面上的焊接点数量多于第一连接面上的焊接点数量,即是,增加焊接点数量,以便于连接外接电路。
可选地,为了保证sip封装模组的平整性,第二连接面可与封装部11背向基板1的一表面平行设置。
可选地,第二连接面与封装部11背向基板1的一表面处于同一平面。
在本实用新型的一实施例中,结合图1、图2、图3、图4及图5所示,转接板2包括层叠设置的第一板件21和第二板件22,第一板件21背向第二板件22的一侧为第一连接面,第二板件22背向第一板件21的一侧为第二连接面;封装部11邻近安装部12的一端形成有限位槽13,第二板件22的部分容纳并限位于限位槽13内。
在本实施例中,封装部11邻近安装部12的一端形成有限位槽13,第二板件22部分容纳并限位于限位槽13内,限位槽13的内壁面可用于提供对第二板件22的支撑力,第二板件21可与限位槽13的内壁面抵靠或抵接,以使得第二板件22受力稳定,避免转接板2折弯的事故发生。
可以理解地,结合图1所示,封装部11邻近安装部12的一端面凹陷,以形成台阶面,台阶面背向基板1的一表面形成限位槽13。当第二板件22部分容纳并限位于限位槽13内时,第二板件22可与台阶面抵接。
在本实施例的应用中,第一板件21和第二板件22可为一体设置。也就是说,在制成转接板2时,金属器件和/或硅材料放置在预定位置后,通过塑胶材质进行定位,以形成具有第一板件21和第二板件22一体的元器件。
在本实施例中,结合图1和图5所示,采用第一板件21和第二板件22一体设置为转接板2的结构,使得转接板2的整体结构相对稳定,提高转接板2与基板1的连接稳定性。
在本实施例的应用中,结合图3和图7所示,基于制成第一板件21和第二板件22为一体结构的工艺相对复杂,可采用分别单独制成第一板件21和第二板件22,第一板件21和第二板件22通过焊盘连接的方式进行连接,以降低转接板2的制成难度。
在本实施例中,通过基板1上设置有封装部11,基板1上还设置有安装部12,将第一板件21设置于基板1,并位于安装部12,第二板件22与第一板件21层叠设置,第二板件22通过第一板件21与基板1电连接,第二板件22的至少一侧边凸出于第一板件21,第二板件22背向第二板件22的一表面设置有多个焊接点,多个焊接点用于与外接电路连接,以增加转接板2与外接电路的连接面积,增加转接板2上焊接点的数量或间距,便于转接板2与外接电路的焊接,降低加工难度。
在本实用新型的一实施例中,结合图2和图3所示,第二板件22与限位槽13的槽壁之间填充有胶体23,胶体23粘接第二板件22和封装部11。
在本实施例中,采用胶体23作为第二板件22和封装部11之间的填充材料,使得第二板件22与封装部11连接,以增强转接板2与基板1之间的连接稳定性。
可选地,在转接板2稳定设置在基板1上的情况下,第二板件22可以与限位槽13的内壁面间隔,以实现第二板件22和基板1之间的散热。
在本实用新型的一实施例中,结合图5、图6、图7及图8所示,限位槽13环绕第一板件21设置。也就是说,安装部12设于基板1上,且封装部11环绕安装部12设置,封装部11上的限位槽13环绕安装部12。
在本实施例中,基于限位槽13环绕第一板件21设置,当转接板2设置在安装部12时,第二板件22的周缘可容纳并限位于限位槽13内,限位槽13的内壁面对第二板件22提供支撑力,使得第二板件22周缘的受力均匀。
在本实用新型的一实施例中,结合图1、图2、图5及图6所示,第一板件21与第二板件22为一体结构,以提高转接板2的一体化程度,提高转接板2安装在基板1上的稳定性。
在本实用新型的一实施例中,结合图3、图4、图7及图8所示,第二板件22与第一板件21之间通过焊盘连接。也就是说,分别制成第一板件21和第二板件22,再焊接第一板件21和第二板件22,以降低转接板2的制成难度。
在本实用新型的一实施例中,第一板件21为PCB或类载板或基板,且,第二板件22为PCB或类载板或基板。其中,类载板(SLP)是下一代PCB硬板,可将线宽/线距从高密度互连的40/40微米缩短到30/30微米。从制程上来看,类载板更接近用于半导体封装的IC载板,其用途仍是搭载各种主被动元器件,因此其仍属于PCB的范畴。
在本实用新型的一实施例中,第一板件21为PCB或基板;
在本实用新型的一实施例中,第二板件22为PCB或基板。
在本实用新型的一实施例中,结合图1所示,封装部11包括设于基板1的多个贴装器件111和塑封层112,塑封层112包覆至少部分贴装器件111,并与基板1连接;塑封层112和/或贴装器件111背向基板1的表面与部分转接板2呈相对设置。也就是说,转接板2上对应第二连接面凸出第一连接面的区域,可与塑封层112和/或贴装器件111相对设置。
可以理解地,结合图1和图2所示,第二板件22可与塑封层112间隔或抵接。或者,第二板件22可与贴装器件111间隔或抵接。
结合图6所示,第二板件22的一部分与塑封层112间隔或抵接,另一部分与贴装器件111间隔或抵接。
可选地,结合图1和图2所示,在第二板件22部分凸出于第一板件21一侧的前提下。当第二板件22可与塑封层112相对时,第二板件22面向基板1的一表面可与塑封层112间隔设置;或者,第二板件22面向基板1的一表面可与塑封层112直接抵接;亦或者,也可在第二板件22面向基板1的一表面与塑封层112之间填充交胶体23。
可选地,结合图2所示,在第二板件22部分凸出于第一板件21一侧的前提下。当第二板件22可与贴装器件111相对时,第二板件22面向基板1的一表面可与贴装器件111间隔设置;或者,第二板件22面向基板1的一表面可与贴装器件111直接抵接;亦或者,也可在第二板件22面向基板1的一表面与贴装器件111之间填充交胶体23。
可选地,结合图5和图6所示,在第二板件22凸出于第一板件21周缘的情况下。第二板件22凸出于第一板件21周缘的平面可与塑封层112和/或贴装器件111间隔或抵接。当然,也可在第二板件22与塑封层112和/或贴装器件111之间填充胶体23。
从上述附图中可以清楚的看到,当本实用新型的技术方案中,转接板2可以根据需要设置成L型或者T型等形状时,其第二板件22的朝向基板的表面与基板1之间存在高度差,可以利用这一高度差在基板1的表面上设置贴装器件111。
在本实用新型的一实施例中,基板1的相背两表面均设置有封装部11,基板1的相背两表面的至少一表面设置有安装部12,以增加基板1上可装载的贴装器件111,增加sip封装模组对信号的处理能力。
可选地,基板1的相背两表面的其中一表面设置有安装部12。sip封装模组包括两个转接板2,一转接板2连接于一安装部12。
本实用新型还提出一种智能穿戴设备,该智能穿戴设备包括sip封装模组,该sip封装模组的具体结构参照上述实施例,由于本智能穿戴设备采用了上述所有实施例的全部技术方案,因此至少具有上述实施例的技术方案所带来的全部有益效果,在此不再一一赘述。
在本实用新型的一实施例中,智能穿戴设备还包括外壳、外接电路及电源,外接电路、电源及sip封装模组设于外壳,外接电路和电源与sip封装模组电连接。
以上所述仅为本实用新型的可选实施例,并非因此限制本实用新型的专利范围,凡是在本实用新型的创造构思下,利用本实用新型说明书及附图内容所作的等效结构变换,或直接/间接运用在其他相关的技术领域均包括在本实用新型的专利保护范围内。
Claims (10)
1.一种sip封装模组,其特征在于,包括:
基板,所述基板设置有封装部和安装部,所述封装部和所述安装部间隔设置;和
转接板,所述转接板具有相背设置的第一连接面和第二连接面,所述第一连接面与所述安装部连接,在垂直于所述基板的方向上,所述第二连接面在所述基板的投影面积大于所述第一连接面在所述基板的投影面积,所述第二连接面设置有多个焊接点。
2.如权利要求1所述的sip封装模组,其特征在于,所述转接板包括层叠设置的第一板件和第二板件,所述第一板件背向所述第二板件的一侧为所述第一连接面,所述第二板件背向所述第一板件的一侧为所述第二连接面;
所述封装部邻近所述安装部的一端形成有限位槽,所述第二板件的部分容纳并限位于所述限位槽内。
3.如权利要求2所述的sip封装模组,其特征在于,所述第二板件与所述限位槽的槽壁之间填充有胶体,所述胶体粘接所述第二板件和所述封装部。
4.如权利要求2所述的sip封装模组,其特征在于,所述限位槽环绕所述第一板件设置。
5.如权利要求2至4中任意一项所述的sip封装模组,其特征在于,所述第一板件与所述第二板件为一体结构。
6.如权利要求2至4中任意一项所述的sip封装模组,其特征在于,所述第二板件与所述第一板件之间通过焊盘连接。
7.如权利要求2至4中任意一项所述的sip封装模组,其特征在于,所述第一板件为PCB;
且/或,所述第二板件为PCB。
8.如权利要求1至4中任意一项所述的sip封装模组,其特征在于,所述封装部包括设于所述基板的多个贴装器件和塑封层,所述塑封层包覆至少部分所述贴装器件,并与所述基板连接;
所述塑封层和/或所述贴装器件背向所述基板的表面与部分所述转接板呈相对设置。
9.如权利要求1至4中任意一项所述的sip封装模组,其特征在于,所述基板的相背两表面均设置有所述封装部,所述基板的相背两表面的至少一表面设置有所述安装部。
10.一种智能穿戴设备,其特征在于,包括如权利要求1至9中任意一项所述的sip封装模组。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202022651293.3U CN213340368U (zh) | 2020-11-16 | 2020-11-16 | sip封装模组和智能穿戴设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202022651293.3U CN213340368U (zh) | 2020-11-16 | 2020-11-16 | sip封装模组和智能穿戴设备 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN213340368U true CN213340368U (zh) | 2021-06-01 |
Family
ID=76078360
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202022651293.3U Active CN213340368U (zh) | 2020-11-16 | 2020-11-16 | sip封装模组和智能穿戴设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN213340368U (zh) |
-
2020
- 2020-11-16 CN CN202022651293.3U patent/CN213340368U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW319905B (zh) | ||
US7301233B2 (en) | Semiconductor chip package with thermoelectric cooler | |
CN103620773B (zh) | 两个或多个晶元的多晶元背面堆叠 | |
KR100887558B1 (ko) | 반도체 패키지 | |
US20020187586A1 (en) | Multi chip semiconductor package and method of construction | |
US20110012250A1 (en) | Semiconductor device and method of fabrication | |
KR20020061225A (ko) | 적층형 반도체 패키지 | |
US20070164403A1 (en) | Semiconductor package structure and fabrication method thereof | |
US20090146284A1 (en) | Molded Leadless Packages and Assemblies Having Stacked Molded Leadless Packages | |
JPH0427145A (ja) | 半導体装置 | |
CN111554658A (zh) | 一种半导体封装器件 | |
CN213340368U (zh) | sip封装模组和智能穿戴设备 | |
US20230307310A1 (en) | Semiconductor device and manufacturing method thereof | |
US20020153600A1 (en) | Double sided chip package | |
CN210805740U (zh) | 封装结构和电子设备 | |
CN102332410A (zh) | 一种芯片的封装方法及其封装结构 | |
JP3342845B2 (ja) | 半導体装置 | |
CN107123633B (zh) | 封装结构 | |
CN101685809B (zh) | 半导体封装件及其导线架 | |
US11948855B1 (en) | Integrated circuit (IC) package with cantilever multi-chip module (MCM) heat spreader | |
CN216389352U (zh) | 引线框架和半导体器件 | |
CN211150559U (zh) | 多芯片封装模组 | |
CN214542186U (zh) | 封装芯片和移动终端 | |
CN218769526U (zh) | 基板结构、封装模组及电子设备 | |
CN220963336U (zh) | 一种具有半导体芯片的半导体封装体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |