CN218769526U - 基板结构、封装模组及电子设备 - Google Patents

基板结构、封装模组及电子设备 Download PDF

Info

Publication number
CN218769526U
CN218769526U CN202223090004.2U CN202223090004U CN218769526U CN 218769526 U CN218769526 U CN 218769526U CN 202223090004 U CN202223090004 U CN 202223090004U CN 218769526 U CN218769526 U CN 218769526U
Authority
CN
China
Prior art keywords
region
substrate
area
substrate structure
back surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202223090004.2U
Other languages
English (en)
Inventor
韩阿润
刘家政
刘文科
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qingdao Goertek Microelectronic Research Institute Co ltd
Original Assignee
Qingdao Goertek Microelectronic Research Institute Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qingdao Goertek Microelectronic Research Institute Co ltd filed Critical Qingdao Goertek Microelectronic Research Institute Co ltd
Priority to CN202223090004.2U priority Critical patent/CN218769526U/zh
Application granted granted Critical
Publication of CN218769526U publication Critical patent/CN218769526U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

本实用新型公开一种基板结构、封装模组及电子设备,基板结构包括基板和若干焊点;基板具有背面,背面包括第一区域和第二区域,第二区域位于第一区域的外围,且第一区域与第二区域的至少部分具有高度差;若干焊点间隔分布于第一区域。本实用新型技术方案可降低溢镀的风险,以改善封装模组整体电性失效的问题。

Description

基板结构、封装模组及电子设备
技术领域
本实用新型涉及半导体封装技术领域,特别涉及一种基板结构、封装模组及电子设备。
背景技术
电子系统封装模组(System In a Package,SIP)为将多个具有不同功能的有源电子元件、可选的无源电子元件以及诸如MEMS或光学器件等组装在一起,实现一定功能的单个标准封装件。从架构角度考虑,SIP为将多种功能芯片,例如处理器、存储器等功能芯片集成在一个封装内,从而实现一个基本完整的功能;与系统级芯片(SOC)不同的是,SIP封装为采用不同芯片进行并排或叠加的封装方式,SOC为高度集成的芯片产品。
电子设备向着小型化发展,因此,超薄、高集成的SIP封装越来越重要,但是当SIP中集成的芯片间距过近时,相邻芯片之间会发生串扰。尤其是高频模拟芯片,其可靠性会受到电磁干扰。便需要使用溅镀法在电子元件表面溅镀金属层来实现电磁屏蔽作用,由于溅镀层极薄契合了SIP封装的微小化、超薄化的设计趋势,使得其应用越来越广泛。
在对封装模组进行溅镀过程中,由于封装模组中基板的背面具有焊点,而焊点的位置不能进行溅镀,从而在对封装模组进行溅镀之前,需要将基板的背面压在胶膜上,以使基板背面上的焊点伸入到胶膜中,以通过胶膜来覆盖基板的背面,即可对封装模组的正面和侧面进行溅镀。但是,在将基板的背面压在胶膜上时,基板的背面与胶膜之间难免会存在缝隙,由于基板的背面为一完整的平面,从而在对封装模组的正面和侧面进行溅镀时,溅镀材料容易从基板的背面与胶膜之间的缝隙溢镀至基板的背面,进而溢镀到焊点上,容易导致整体电性的失效。
实用新型内容
本实用新型的主要目的是提出一种基板结构、封装模组及电子设备,旨在降低溢镀的风险,以改善封装模组整体电性失效的问题。
为实现上述目的,本实用新型提出的一种基板结构,包括:
基板,所述基板具有背面,所述背面包括第一区域和第二区域,所述第二区域位于所述第一区域的外围,且所述第一区域与所述第二区域之间的至少部分位置具有高度差;
若干焊点,若干所述焊点间隔分布于所述第一区域。
在本实用新型的一实施例中,所述第二区域设有沉台。
在本实用新型的一实施例中,所述沉台为环形沉台,所述环形沉台环绕所述第一区域设置。
在本实用新型的一实施例中,所述环形沉台贯穿至所述基板的侧边。
在本实用新型的一实施例中,所述第二区域设有凸台。
在本实用新型的一实施例中,所述凸台为环形凸台,所述环形凸台环绕所述第一区域设置。
在本实用新型的一实施例中,所述第二区域设有阻挡件,用于阻挡溅镀材料向所述第一区域溢镀。
在本实用新型的一实施例中,若干所述焊点阵列分布于所述第一区域。
本实用新型还提出一种封装模组,包括如上所述的基板结构。
本实用新型还提出一种电子设备,包括如上所述的封装模组。
本实用新型提出的基板结构中,基板的背面包括第一区域和第二区域,其中,第二区域位于第一区域的外围,且第一区域与第二区域之间的至少部分位置具有高度差,而若干焊点设置在第一区域内。如此,在溅镀之前,先将基板的背面压在胶膜上,以使焊点伸入到胶膜中,以通过胶膜来覆盖基板的背面,在溅镀过程中,由于第一区域与第二区域之间的至少部分位置具有高度差,当溅镀材料进入基板的背面与胶膜之间的缝隙时,大部分溅镀材料将停留在第二区域上,以降低溅镀材料进入第一区域的风险,从而可以降低溅镀材料溢镀到焊点的风险,从而改善了封装模组整体电性失效的问题。
附图说明
为了更清楚地说明本实用新型实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本实用新型的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图示出的结构获得其他的附图。
图1为本实用新型背板结构一实施例的侧视图;
图2为本实用新型背板结构一实施例的俯视图;
图3为本实用新型背板结构一实施例在溅镀过程中与胶膜配合的侧视图;
图4为本实用新型背板结构另一实施例的侧视图;
图5为本实用新型背板结构另一实施例在溅镀过程中与胶膜配合的侧视图。
附图标号说明:
标号 名称 标号 名称
100 基板结构 1121 沉台
10 基板 1122 凸台
11 背面 20 焊点
111 第一区域 200 胶膜
112 第二区域
本实用新型目的的实现、功能特点及优点将结合实施例,参照附图做进一步说明。
具体实施方式
下面将结合本实用新型实施例中的附图,对本实用新型实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本实用新型的一部分实施例,而不是全部的实施例。基于本实用新型中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本实用新型保护的范围。
需要说明,若本实用新型实施例中有涉及方向性指示(诸如上、下、左、右、前、后……),则该方向性指示仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等,如果该特定姿态发生改变时,则该方向性指示也相应地随之改变。
另外,若本实用新型实施例中有涉及“第一”、“第二”等的描述,则该“第一”、“第二”等的描述仅用于描述目的,而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外,各个实施例之间的技术方案可以相互结合,但是必须是以本领域普通技术人员能够实现为基础,当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在,也不在本实用新型要求的保护范围之内。
本实用新型提出一种基板结构100、封装模组及电子设备,旨在降低溢镀的风险,以改善封装模组整体电性失效的问题。
以下将就本实用新型基板结构100、封装模组及电子设备的具体结构进行说明:
结合参阅图1至图5,在本实用新型基板结构100的一实施例中,该基板结构100包括基板10和若干焊点20;所述基板10具有背面11,所述背面11包括第一区域111和第二区域112,所述第二区域112位于所述第一区域111的外围,且所述第一区域111与所述第二区域112之间的至少部分位置具有高度差;若干所述焊点20间隔分布于所述第一区域111。
可以理解的是,本实用新型提出的基板结构100中,基板10的背面11包括第一区域111和第二区域112,其中,第二区域112位于第一区域111的外围,且第一区域111与第二区域112之间的至少部分位置具有高度差,而若干焊点20设置在第一区域111内。如此,在溅镀之前,先将基板10的背面11压在胶膜200上,以使焊点20伸入到胶膜200中,以通过胶膜200来覆盖基板10的背面11,在溅镀过程中,由于第一区域111与第二区域112之间的至少部分位置具有高度差,当溅镀材料进入基板10的背面11与胶膜200之间的缝隙时,大部分溅镀材料将停留在第二区域112上,以降低溅镀材料进入第一区域111的风险,从而可以降低溅镀材料溢镀到焊点20的风险,从而改善了封装模组整体电性失效的问题。
需要说明的是,第一区域111指的是背面11的一部分表面,第二区域112指的是背面11的另一部分表面。
在实际应用过程中,第一区域111与第二区域112之间的至少部分位置具有高度差可以包括:第一区域111的全部高度高于第二区域112的全部高度;或者,第二区域112的全部高度低于第二区域112的全部高度;又或者,第一区域111的全部高度高于第二区域112的一部分高度、并低于或等于第二区域112的另一部分高度。只要满足第一区域111与第二区域112之间的至少部分位置形成有高度差即可,便可以在高度差的作用下使得大部分溅镀材料可以停留在第二区域112上。
示例性的,若干焊点20可以阵列分布于第一区域111,以使若干焊点20排布更加规整,从而便于用户通过若干焊点20引出基板10的内部电路。
结合参阅图1至图3,在本实用新型基板结构100的一实施例中,所述第二区域112设有沉台1121。如此设置,便可以使第一区域111的高度高于第二区域112对应沉台1121位置的高度,当溅镀材料进入基板10的背面11与胶膜200之间的缝隙时,大部分溅镀材料将停留在沉台1121上,以降低溅镀材料进入第一区域111的风险。
需要说明的是,可以通过激光镭射的方式在第二区域112中形成沉台1121,也可以在基板10设计成型时直接在第二区域112中成型出沉台1121。
进一步地,结合参阅图1至图3,在本实用新型基板结构100的一实施例中,所述沉台1121可以为环形沉台1121,以使所述环形沉台1121环绕所述第一区域111设置。如此设置,无论溅镀材料从基板10的哪一侧边进入基板10的背面11与胶膜200之间的缝隙,均可以使大部分溅镀材料停留在环形沉台1121上,从而可以充分阻挡溅镀材料向第一区域111溢镀,以达到更好的防溢镀效果。
进一步地,结合参阅图1至图3,在本实用新型基板结构100的一实施例中,所述环形沉台1121可以贯穿至所述基板10的侧边。如此设置,可以便于在第二区域112中成型出环形沉台1121,以避免在成型出环形沉台1121的过程中对基板10上的线路造成损伤,而影响基板10的电性能。
结合参阅图4和图5,在本实用新型基板结构100的另一实施例中,所述第二区域112设有凸台1122。如此设置,便可以使第一区域111的高度低于第二区域112对应凸台1122位置的高度,当溅镀材料进入基板10的背面11与胶膜200之间的缝隙时,大部分溅镀材料将停留在凸台1122的台面上,以降低溅镀材料进入第一区域111的风险。
需要说明的是,可以通过在基板10设计成型时直接在第二区域112中成型出凸台1122。
进一步地,结合参阅图4和图5,在本实用新型基板结构100的一实施例中,所述凸台1122可以为环形凸台1122,以使所述环形凸台1122环绕所述第一区域111设置。如此设置,无论溅镀材料从基板10的哪一侧边进入基板10的背面11与胶膜200之间的缝隙,均可以使大部分溅镀材料停留在环形沉台1121上,从而可以充分阻挡溅镀材料向第一区域111溢镀,以达到更好的防溢镀效果。
结合参阅图1至图5,在本实用新型基板结构100的一实施例中,所述第二区域112可以设有阻挡件(图未示),用于阻挡溅镀材料向所述第一区域111溢镀。如此设置,当溅镀材料进入基板10的背面11与胶膜200之间的缝隙时,便可以通过第二区域112上的阻挡件来阻挡溅镀材料,以使溅镀材料更好地停留在第一区域111上,以进一步降低溅镀材料进入第一区域111的风险。
在实际应用过程中,阻挡件可以为粗糙结构,也即,可以在第一区域111上设置有粗糙结构,当溅镀材料进入基板10的背面11与胶膜200之间的缝隙时,便可以通过粗糙结构来增加与溅镀材料的摩擦力,进而减少溅镀材料的流动速度和流动距离,使得溅镀材料更好地停留在第二区域112上;或者,阻挡件也可以为挡板,当溅镀材料进入基板10的背面11与胶膜200之间的缝隙时,便可以通过挡板来阻挡溅镀材料,使得溅镀材料更好地停留在第二区域112上。
需要说明的是,粗糙结构可以由若干间隔分布的凹陷和/或若干间隔分布的凸点构成。
在一实施例中,当第二区域112上设置有沉台1121时,阻挡件可以设置在沉台1121的台面上。
在另一实施例中,当第二区域112上设置有凸台1122时,阻挡件可以设置在凸台1122的台面上。
结合参阅图2,在本实用新型基板结构100的一实施例中,若干所述焊点20可以阵列分布于所述第一区域111,如此设置,可以使若干焊点20排布更加规整,从而便于用户通过若干焊点20引出基板10的内部电路。
本实用新型还提出一种封装模组,该封装模组包括如前所述的基板结构100,该基板结构100的具体结构详见前述实施例。由于本封装模组采用了前述实施例的全部技术方案,因此至少具有前述所有实施例的全部技术方案所带来的所有有益效果,在此不再一一赘述。其中,封装模组还可以包括设置在基板10上的若干电子元件。
本实用新型还提出一种电子设备,该电子设备包括如前所述的封装模组,该封装模组的具体结构详见前述实施例。由于本电子设备采用了前述实施例的全部技术方案,因此至少具有前述所有实施例的全部技术方案所带来的所有有益效果,在此不再一一赘述。
以上所述仅为本实用新型的优选实施例,并非因此限制本实用新型的专利范围,凡是在本实用新型的发明构思下,利用本实用新型说明书及附图内容所作的等效结构变换,或直接/间接运用在其他相关的技术领域均包括在本实用新型的专利保护范围内。

Claims (10)

1.一种基板结构,其特征在于,包括:
基板,所述基板具有背面,所述背面包括第一区域和第二区域,所述第二区域位于所述第一区域的外围,且所述第一区域与所述第二区域之间的至少部分位置具有高度差;
若干焊点,若干所述焊点间隔分布于所述第一区域。
2.如权利要求1所述的基板结构,其特征在于,所述第二区域设有沉台。
3.如权利要求2所述的基板结构,其特征在于,所述沉台为环形沉台,所述环形沉台环绕所述第一区域设置。
4.如权利要求3所述的基板结构,其特征在于,所述环形沉台贯穿至所述基板的侧边。
5.如权利要求1所述的基板结构,其特征在于,所述第二区域设有凸台。
6.如权利要求5所述的基板结构,其特征在于,所述凸台为环形凸台,所述环形凸台环绕所述第一区域设置。
7.如权利要求1至6中任一项所述的基板结构,其特征在于,所述第二区域设有阻挡件,用于阻挡溅镀材料向所述第一区域溢镀。
8.如权利要求1至6中任一项所述的基板结构,其特征在于,若干所述焊点阵列分布于所述第一区域。
9.一种封装模组,其特征在于,包括如权利要求1至8中任一项所述的基板结构。
10.一种电子设备,其特征在于,包括如权利要求9所述的封装模组。
CN202223090004.2U 2022-11-17 2022-11-17 基板结构、封装模组及电子设备 Active CN218769526U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202223090004.2U CN218769526U (zh) 2022-11-17 2022-11-17 基板结构、封装模组及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202223090004.2U CN218769526U (zh) 2022-11-17 2022-11-17 基板结构、封装模组及电子设备

Publications (1)

Publication Number Publication Date
CN218769526U true CN218769526U (zh) 2023-03-28

Family

ID=85650932

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202223090004.2U Active CN218769526U (zh) 2022-11-17 2022-11-17 基板结构、封装模组及电子设备

Country Status (1)

Country Link
CN (1) CN218769526U (zh)

Similar Documents

Publication Publication Date Title
US7088009B2 (en) Wirebonded assemblage method and apparatus
KR100830787B1 (ko) 반도체장치
US6163458A (en) Heat spreader for ball grid array package
US6084297A (en) Cavity ball grid array apparatus
KR101413220B1 (ko) 인터포저를 포함하는 반도체 패키지 및 반도체 패키지의 제조방법
US7129571B2 (en) Semiconductor chip package having decoupling capacitor and manufacturing method thereof
US8304887B2 (en) Module package with embedded substrate and leadframe
KR20040030206A (ko) 반도체 패키지
KR100579777B1 (ko) 반도체장치
KR20020028812A (ko) 반도체 장치
KR20020077709A (ko) 반도체패키지
EP0913865A2 (en) Low noise ball grid array package
CN218769526U (zh) 基板结构、封装模组及电子设备
US5349233A (en) Lead frame and semiconductor module using the same having first and second islands and three distinct pluralities of leads and semiconductor module using the lead frame
US7714422B2 (en) Electronic module with a semiconductor chip and a component housing and methods for producing the same
US11869850B2 (en) Package structure comprising conductive metal board and ground element
US7535084B2 (en) Multi-chip package with a single die pad
US7071556B2 (en) Tape ball grid array package with electromagnetic interference protection and method for fabricating the package
KR100393094B1 (ko) 지지각을 갖는 기판을 이용한 반도체 패키지
US7492037B2 (en) Package structure and lead frame using the same
CN116157905A (zh) 一种芯片封装和电子设备
US20020180057A1 (en) Chip stack-type semiconductor package
US6509635B1 (en) Integrated circuit package having offset die
CN221149994U (zh) 电子器件及电子组件
CN213340368U (zh) sip封装模组和智能穿戴设备

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant