CN212303678U - 一种终端结构及功率半导体器件 - Google Patents
一种终端结构及功率半导体器件 Download PDFInfo
- Publication number
- CN212303678U CN212303678U CN202022165873.1U CN202022165873U CN212303678U CN 212303678 U CN212303678 U CN 212303678U CN 202022165873 U CN202022165873 U CN 202022165873U CN 212303678 U CN212303678 U CN 212303678U
- Authority
- CN
- China
- Prior art keywords
- layer
- metal layers
- composite structure
- capacitor composite
- limiting ring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Abstract
本实用新型提供了一种终端结构即及功率半导体器件,包括:衬底;配置在所述衬底第一表面的外延层;设置在所述外延层内的场限环,设置在所述场限环两侧的内部金属层;配置在所述外延层上的电容复合结构层,配置在所述电容复合结构层两侧的外部金属层,覆盖在所述电容复合结构层上的绝缘层,其中,所述外部金属层与内部金属层电连接,所述电容复合结构层的两端分别与外部金属层电连接。解决了在不增加边缘终端区面积的情况下,提高边缘终端区的耐压能力。
Description
技术领域
本实用新型涉及功率器件领域,特别涉及一种终端结构及功率半导体器件。
背景技术
功率器件朝着提高功率和增大器件工作电压电流的方向发展的,因而对器件耐压提出了越来越高的要求。
功率器件的终端结构是功率器件中最核心的技术之一,其终端结构的优劣直接影响到功率器件的最高工作电压,漏电流大小,以及可靠性和稳定性。在半导体器件平面工艺中,由PN结在表面的曲率影响,使表面的最大电场常大于体内的最大电场,器件的耐压常常由表面击穿来决定,而且,当碰撞电离发生于表面时,电离过程所产生的热载流子易进入二氧化硅,在那里形成固定电荷,改变电场分布,导致器件性能不稳定,可靠性下降。因此,对于需要承受高压的器件,需要采取些特殊措施,即结终端技术,来改善表面结构,以降低表面电场,防止发生表面击穿,提高功率器件的击穿电压。
现有功率器件(以N型功率MOS器件为例,其它功率器件如IGBT与之类似)的终端保护结构通常采用场限环保护结构(如图1),按照这种要求所制造的功率MOS器件,由于采用场限环结构,使得在制造具有终端保护结构的功率器件时,保护环的设计变得更为复杂,终端效率降低,占用的面积大幅增加,为了确保边缘终端区的有足够高的耐压能力,边缘终端区需要较长的绝缘场板来分散电场。这就导致了传统结构的边缘终端区的面积较大,不利于芯片的微小化。
有鉴于此,提出本申请。
实用新型内容
本实用新型公开了一种终端结构及功率半导体器件,旨在不增加边缘终端区面积的情况下,提高边缘终端区的耐压能力。
本实用新型第一实施例提供了一种终端结构,包括:
衬底;
配置在所述衬底第一表面的外延层;
设置在所述外延层内的场限环,设置在所述场限环两侧的内部金属层;
配置在所述外延层上的电容复合结构层,配置在所述电容复合结构层两侧的外部金属层,覆盖在所述电容复合结构层上的绝缘层,其中,所述外部金属层与内部金属层电连接。
优选地,还包括:底部金属电极层;
其中,所述底部金属电极层配置在所述衬底的第二表面上。
优选地,所述场限环包括P埋层及P-埋层。
优选地,所述内部金属层包括有源极与漏极。
优选地,所述外部金属层设置有栅极。
优选地,所述电容复合结构层包括多个互不相连的多晶硅构成,在靠近左侧的所述多晶硅与所述源极电气连接,在靠近右侧的所述多晶硅与所述漏极电气连接。
优选地,所述绝缘层为二氧化硅,所述二氧化硅隔断多个所述多晶硅。
本实用新型第二实施例提供了一种功率半导体器件,其特征在于,包括如上任意一项所述的一种终端结构。
基于本实用新型提供的一种终端结构及功率半导体器件,通过在所述外延层上配置电容复合结构层和外部金属层,且所述电容复合结构层的两端分别与外部金属层电连接,在功率半导体器件处于关断时刻,外界在电容复合结构层两端的金属层上施加电压,将其电压分配在所述电容复合结构层上的各个电容上,解决了传统终端在表面电压分布不平衡的问题,优化器件下方空间电荷层的分布,极大程度缓和了终端的电场强度,有效的达到了保护有源区芯片的目的。
附图说明
图1是现有技术提供的采用场限环保护的终端结构示意图;
图2是本实用新型实施例提供的一种终端结构示意图;
图3是现有技术提供的浮游P层结构示意图;
图4是本实用新型实施例提供的一种终端结构等效电路图;
图5是现有技术提供的采用场限环保护的终端的的电位分布图;
图6是本实用新型实施例提供的终端结构的电位分布图;
图7是场限环保护的终端与本实施例提供的终端的电场分布对比;
图8至19是本实施例的工艺流程示意图。
具体实施方式
为使本实用新型实施方式的目的、技术方案和优点更加清楚,下面将结合本实用新型实施方式中的附图,对本实用新型实施方式中的技术方案进行清楚、完整地描述,显然,所描述的实施方式是本实用新型一部分实施方式,而不是全部的实施方式。基于本实用新型中的实施方式,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施方式,都属于本实用新型保护的范围。因此,以下对在附图中提供的本实用新型的实施方式的详细描述并非旨在限制要求保护的本实用新型的范围,而是仅仅表示本实用新型的选定实施方式。基于本实用新型中的实施方式,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施方式,都属于本实用新型保护的范围。
在本实用新型的描述中,需要理解的是,术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本实用新型和简化描述,而不是指示或暗示所指的设备或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本实用新型的限制。
在本实用新型中,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或成一体;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本实用新型中的具体含义。
在本实用新型中,除非另有明确的规定和限定,第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触,也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且,第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方,或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方,或仅仅表示第一特征水平高度小于第二特征。
以下结合附图对本实用新型的具体实施例做详细说明。
请参阅图2,本实用新型公开了一种终端结构及功率半导体器件,旨在不增加边缘终端区面积的情况下,提高边缘终端区的耐压能力。
本实用新型第一实施例提供了一种终端结构,包括:
衬底2;
配置在所述衬底2第一表面的外延层3;
设置在所述外延层3内的场限环,设置在所述场限环两侧的内部金属层;
配置在所述外延层3上的电容复合结构层,配置在所述电容复合结构层两侧的外部金属层,覆盖在所述电容复合结构层上的绝缘层5,其中,所述外部金属层与内部金属层电连接。
需要说明的是,在现有技术中,对于需要承受高压器件,一种方法是通过在边缘终端区增加较长的绝缘场板来分散电场,这就出现了传统结构的边缘终端区的面积较大的问题,其不利于芯片的微小化,还有一种方法是在最外区的p掺杂场环添加浮游p层环(如图3所示),但是由于浮游p层环的制造工艺上比较复杂,成本较高,一般不被采用。
在本实施例中,所述电容复合结构层包括多个互不相连的多晶硅4构成,所述内部金属层可以包括有源极7与漏极8,所述外部金属层可以设置有栅极6,其中,在靠近左侧的所述多晶硅4与所述源极7电气连接,在靠近右侧的所述多晶硅4与所述漏极8电气连接。
在配置有所述终端结构功率半导体器件,在器件处于关断状态时,外界在漏极8与源极7之间施加电压时(即在所述电容复合结构层的两端施加电压),所述电容复合结构层上的多个互不相连的多晶硅4被等效为漏极8与源极7串联有多个电容,如图4所示,漏极8与源极7间的电压间等效分配到各个电容上,避免了传统终端在表面电压分布不平衡的问题,优化表面的下空间电荷层的分布,极大程度缓和了终端的电场强度,有效的达到了保护有源区芯片的目的。
请参阅图5至图7,其中,图5是传统的场限环保护的终端结构的电位分布,图6是本实施例提供的终端结构电位分布图,本实施例提供的终端结构等电位分对比于较传统结构,等电位线的个数密度要小很多,可以理解的是,本实施例提供的终端结构能非常有效地缓和终端区的电场强度。从图7可以看出,二者电场强度分布的对比。在同等反向电压的情况下,传统的结构的电场要比本实施例提供的终端结构的电场高出许多。以理解的是,本实施例提供的终端结构具有更好的耐压性能。
在本实施例中,还可以包括:底部金属电极层1;
其中,所述底部金属电极层1配置在所述衬底2的第二表面上。
在本实施例中,所述场限环包括P埋层9及P-埋层10。
需要说明的是,可通过所述P埋层9及所述P-埋层10的电荷产生的附加电场调制作用,使得表面电场分布中产生新的峰而使击穿电压提高。
在本实施例中,所述绝缘层5为二氧化硅,所述二氧化硅隔断多个所述多晶硅4。
需要说明的是,所述绝缘层5还可以是其他类型的材质,用于隔断多个所述多晶硅4,这里再不做具体限定,但这些方案均在本实用新型的保护范围内。
需要说明的是,在本实施例中,请参阅图8至19,所述终端结构可以通过如下工艺获得:
先提供衬底2,并在所述衬底2上生成外延层3;
在所述外延层3的上方进行离子注入,并进行惨杂热扩散,以在外延层3内形成场限环结构;
继续在所述外延层3的上方进行多晶硅4淀积,并进行惨杂注入;
对淀积的多晶硅4进行刻蚀,以形成互不相连的多个多晶硅4;
对刻蚀之后进行氧化,以形成二氧化硅层,对所述二氧化硅层多余的部位进行刻蚀移除;
在对多余的二氧化硅层刻蚀移除之后进行离子注入,并将其掺杂扩散至外延层3内,在外延层3形成内部金属层,使得场限环的形成相互连接的P埋层9及P-埋层10;
在离子注入之后,对器件上方进行绝缘层5淀积,以使得绝缘覆盖住互不相连的多晶硅4;
对绝缘层5进行刻蚀,以形成与内部金属层的接触窗口;
在接触窗口进行金属层淀积,以形成外部金属层。
本实用新型第二实施例提供了一种功率半导体器件,其特征在于,包括如上任意一项所述的一种终端结构。
基于本实用新型提供的一种终端结构及功率半导体器件,通过在所述外延层3上配置电容复合结构层和外部金属层,且所述电容复合结构层的两端分别与外部金属层电连接,在功率半导体器件处于关断时刻,外界在电容复合结构层两端的金属层上施加电压,将其电压分配在所述电容复合结构层上的各个电容上,解决了传统终端在表面电压分布不平衡的问题,优化器件下方空间电荷层的分布,极大程度缓和了终端的电场强度,有效的达到了保护有源区芯片的目的。
以上仅是本实用新型的优选实施方式,本实用新型的保护范围并不仅局限于上述实施例,凡属于本实用新型思路下的技术方案均属于本实用新型的保护范围。
Claims (8)
1.一种终端结构,其特征在于,包括:
衬底;
配置在所述衬底第一表面的外延层;
设置在所述外延层内的场限环,设置在所述场限环两侧的内部金属层;
配置在所述外延层上的电容复合结构层,配置在所述电容复合结构层两侧的外部金属层,覆盖在所述电容复合结构层上的绝缘层,其中,所述外部金属层与内部金属层电连接,所述电容复合结构层的两端分别与外部金属层电连接。
2.根据权利要求1所述的一种终端结构,其特征在于,还包括:底部金属电极层;
其中,所述底部金属电极层配置在所述衬底的第二表面上。
3.根据权利要求1所述的一种终端结构,其特征在于,所述场限环包括P埋层及P-埋层。
4.根据权利要求1所述的一种终端结构,其特征在于,所述内部金属层包括有源极与漏极。
5.根据权利要求1所述的一种终端结构,其特征在于,所述外部金属层设置有栅极。
6.根据权利要求4所述的一种终端结构,其特征在于,所述电容复合结构层包括多个互不相连的多晶硅构成,在靠近左侧的所述多晶硅与所述源极电气连接,在靠近右侧的所述多晶硅与所述漏极电气连接。
7.根据权利要求6所述的一种终端结构,其特征在于,所述绝缘层为二氧化硅,所述二氧化硅隔断多个所述多晶硅。
8.一种功率半导体器件,其特征在于,包括如权利要求1至7任意一项所述的一种终端结构。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202022165873.1U CN212303678U (zh) | 2020-09-28 | 2020-09-28 | 一种终端结构及功率半导体器件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202022165873.1U CN212303678U (zh) | 2020-09-28 | 2020-09-28 | 一种终端结构及功率半导体器件 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN212303678U true CN212303678U (zh) | 2021-01-05 |
Family
ID=73934493
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202022165873.1U Active CN212303678U (zh) | 2020-09-28 | 2020-09-28 | 一种终端结构及功率半导体器件 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN212303678U (zh) |
-
2020
- 2020-09-28 CN CN202022165873.1U patent/CN212303678U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7655975B2 (en) | Power trench transistor | |
CN109659351B (zh) | 绝缘栅双极晶体管 | |
CN102884631A (zh) | 用于高电压应用的具有改良的终端结构的沟槽dmos器件 | |
CN101969068A (zh) | 一种高压功率半导体器件的边缘终端结构 | |
JP5711646B2 (ja) | ダイオード | |
US20130113039A1 (en) | Semiconductor device | |
CN113555354B (zh) | 一种集成sbd的沟槽终端结构及其制备方法 | |
CN114883417B (zh) | 一种具有导通压降自钳位的半导体器件及其制备方法 | |
CN202473933U (zh) | 一种改进型终端结构的功率mos器件 | |
CN112038397A (zh) | 一种终端结构及功率半导体器件 | |
CN103199119A (zh) | 一种具有超结结构的沟槽肖特基半导体装置及其制备方法 | |
CN112216743A (zh) | 沟槽功率半导体器件及制造方法 | |
CN110416284B (zh) | 一种沟槽型半导体功率器件终端保护结构及功率器件 | |
CN212303678U (zh) | 一种终端结构及功率半导体器件 | |
CN113054015A (zh) | 碳化硅mosfet芯片 | |
CN110993683A (zh) | 一种功率半导体器件及其制作方法 | |
CN216793696U (zh) | 一种集成结势垒肖特基的mosfet器件 | |
US20150162443A1 (en) | Semiconductor power devices and methods of manufacturing the same | |
CN113745339B (zh) | 高可靠性功率半导体器件及其制作方法 | |
CN103022155A (zh) | 一种沟槽mos结构肖特基二极管及其制备方法 | |
CN213905364U (zh) | 沟槽功率半导体器件 | |
CN107946362A (zh) | 一种提高耐压范围的mosfet器件及其制备方法 | |
CN114530504A (zh) | 一种高阈值SiC MOSFET器件及其制造方法 | |
CN114512532A (zh) | 半导体器件 | |
US11201236B2 (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |