CN212303394U - 一种多层瓷介电容器 - Google Patents
一种多层瓷介电容器 Download PDFInfo
- Publication number
- CN212303394U CN212303394U CN202021116338.0U CN202021116338U CN212303394U CN 212303394 U CN212303394 U CN 212303394U CN 202021116338 U CN202021116338 U CN 202021116338U CN 212303394 U CN212303394 U CN 212303394U
- Authority
- CN
- China
- Prior art keywords
- capacitor
- multilayer ceramic
- metal frame
- ceramic dielectric
- stacked
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
本实用新型公开了一种多层瓷介电容器,包括:一层或多层堆叠的电容器芯片;堆叠的电容器芯片的两端均与金属框架焊接固定;每个金属框架的两端设有焊盘;每个金属框架的底部设有引脚,引脚焊接固定在线路板上;和/或,堆叠的电容器芯片的芯片底面粘接固定在线路板上。本实用新型的多层瓷介电容器能有效减少线路板的焊盘面积,适合小型化、高密度封装,提高空间利用率,降低电路的ESR及ESL。
Description
技术领域
本实用新型涉及电容器技术领域,具体涉及一种多层瓷介电容器。
背景技术
现有金属支架电容器的基本结构是:一个或多个片式电容器芯片水平或垂直堆叠在一起,与两片金属框架焊接后,形成一个金属支架电容器产品。
上述结构的金属支架电容器,在安装时一般都是将引脚焊到线路板的焊盘上;当电容需与电感或电阻等元器件连接时,这些元器件同样需要焊到线路板的焊盘上,较多的焊盘会限制线路板上各种元器件的设计摆放,空间利用率较低,且线路的增长会增加电路的等效串联电阻ESR及等效串联电感ESL。
实用新型内容
针对现有技术中存在的不足之处,本实用新型提供一种多层瓷介电容器。
本实用新型公开了一种多层瓷介电容器,包括:
一层或多层堆叠的电容器芯片;
堆叠的所述电容器芯片的两端均与金属框架焊接固定;
每个所述金属框架的两端设有焊盘;
每个所述金属框架的底部设有引脚,所述引脚焊接固定在线路板上;和/或,堆叠的所述电容器芯片的芯片底面粘接固定在线路板上。
作为本实用新型的进一步改进,多个所述电容器芯片水平或竖直堆叠。
作为本实用新型的进一步改进,所述电容器芯片为贴片式电容或电阻。
作为本实用新型的进一步改进,所述金属框架的中部相对应所述电容器芯片的焊接位置设有凹槽。
作为本实用新型的进一步改进,所述金属框架和焊盘或者所述金属框架、焊盘和引脚为一体式结构。
作为本实用新型的进一步改进,所述焊盘为所述金属框架两端向内或向外的弯曲部。
作为本实用新型的进一步改进,所述焊盘上不开孔、开圆孔或开方孔。
作为本实用新型的进一步改进,所述引脚为所述金属框架底部向内或向外的弯曲部。
作为本实用新型的进一步改进,所述金属框架、焊盘和引脚为铁镍合金或铜合金的金属框架,厚度范围为0.1-1.0mm。
作为本实用新型的进一步改进,堆叠的所述电容器芯片的芯片底面通过粘接胶粘接固定在线路板上。
与现有技术相比,本实用新型的有益效果为:
本实用新型的多层瓷介电容器能有效减少线路板的焊盘面积,适合小型化、高密度封装,提高空间利用率,降低电路的ESR及ESL。
附图说明
图1为本实用新型一种实施例公开的水平堆叠的多层瓷介电容器的结构示意图;
图2为本实用新型一种实施例公开的垂直堆叠的多层瓷介电容器的结构示意图;
图3为图1或图2的侧视图。
图中:
1、2、3,电容器芯片;4,金属框架;5,凹槽;6,焊盘;7,芯片底面;8,引脚。
具体实施方式
为使本实用新型实施例的目的、技术方案和优点更加清楚,下面将结合本实用新型实施例中的附图,对本实用新型实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本实用新型的一部分实施例,而不是全部的实施例。基于本实用新型中的实施例,本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例,都属于本实用新型保护的范围。
在本实用新型的描述中,需要说明的是,术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本实用新型和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本实用新型的限制。此外,术语“第一”、“第二”、“第三”仅用于描述目的,而不能理解为指示或暗示相对重要性。
在本实用新型的描述中,还需要说明的是,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本实用新型中的具体含义。
下面结合附图对本实用新型做进一步的详细描述:
如图1~3所示,本实用新型提供一种多层瓷介电容器,包括:一层或多层堆叠的电容器芯片以及金属框架4;本实用新型以3个电容器芯片1、2、3为例,对本实用新型的多层瓷介电容器做具体说明。
本实用新型的电容器芯片1、2、3并联后与金属框架4焊接而成,电容器芯片1、2、3可以是贴片式电容或电阻等,电容器芯片1、2、3水平或竖直堆叠,水平堆叠的电容器芯片1、2、3如图1所示,竖直堆叠的的电容器芯片1、2、3如图2所示。
本实用新型的金属框架4可以是铁镍合金或铜合金等金属合金,厚度范围为0.1-1.0mm;电容器芯片1、2、3与金属框架4中部的焊接部分开有凹槽5,用于释放应力。本实用新型在金属框架4的两端设有焊盘6,焊盘6与金属框架4为一体式结构,优选焊盘6为金属框架4两端向内或向外的弯曲部,弯曲部可以不开孔、开圆孔或方孔等,弯曲长度根据使用需求确定,作为电容器连接电阻、电感等元器件的焊盘。本实用新型在金属框架4的底部设有引脚8,引脚8与金属框架4为一体式结构,优选引脚8为金属框架4底部向内或向外的弯曲部;芯片通过引脚8焊接固定在线路板上。也可以不设计引脚8(引出端),堆叠的电容器芯片的芯片底面7通过粘接胶粘接固定在线路板上。
进一步,优选焊盘6为金属框架4两端向外的弯曲部,引脚8为金属框架4底部向内的弯曲部;引脚8与电容器芯片的底部留有一定间隙。
本实用新型的优点为:
本实用新型的多层瓷介电容器能有效减少线路板的焊盘面积,适合小型化、高密度封装,提高空间利用率,降低电路的等效串联电阻ESR及等效串联电感ESL。
以上仅为本实用新型的优选实施例而已,并不用于限制本实用新型,对于本领域的技术人员来说,本实用新型可以有各种更改和变化。凡在本实用新型的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本实用新型的保护范围之内。
Claims (10)
1.一种多层瓷介电容器,其特征在于,包括:
一层或多层堆叠的电容器芯片;
堆叠的所述电容器芯片的两端均与金属框架焊接固定;
每个所述金属框架的两端设有焊盘;
每个所述金属框架的底部设有引脚,所述引脚焊接固定在线路板上;和/或,堆叠的所述电容器芯片的芯片底面粘接固定在线路板上。
2.如权利要求1所述的多层瓷介电容器,其特征在于,多个所述电容器芯片水平或竖直堆叠。
3.如权利要求1所述的多层瓷介电容器,其特征在于,所述电容器芯片为贴片式电容或电阻。
4.如权利要求1所述的多层瓷介电容器,其特征在于,所述金属框架的中部相对应所述电容器芯片的焊接位置设有凹槽。
5.如权利要求1所述的多层瓷介电容器,其特征在于,所述金属框架和焊盘或者所述金属框架、焊盘和引脚为一体式结构。
6.如权利要求1或5所述的多层瓷介电容器,其特征在于,所述焊盘为所述金属框架两端向内或向外的弯曲部。
7.如权利要求6所述的多层瓷介电容器,其特征在于,所述焊盘上不开孔、开圆孔或开方孔。
8.如权利要求1或5所述的多层瓷介电容器,其特征在于,所述引脚为所述金属框架底部向内或向外的弯曲部。
9.如权利要求5所述的多层瓷介电容器,其特征在于,所述金属框架、焊盘和引脚为铁镍合金或铜合金的金属框架,厚度范围为0.1-1.0mm。
10.如权利要求1所述的多层瓷介电容器,其特征在于,堆叠的所述电容器芯片的芯片底面通过粘接胶粘接固定在线路板上。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202021116338.0U CN212303394U (zh) | 2020-06-16 | 2020-06-16 | 一种多层瓷介电容器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202021116338.0U CN212303394U (zh) | 2020-06-16 | 2020-06-16 | 一种多层瓷介电容器 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN212303394U true CN212303394U (zh) | 2021-01-05 |
Family
ID=73942331
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202021116338.0U Active CN212303394U (zh) | 2020-06-16 | 2020-06-16 | 一种多层瓷介电容器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN212303394U (zh) |
-
2020
- 2020-06-16 CN CN202021116338.0U patent/CN212303394U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4872365B2 (ja) | チップ形固体電解コンデンサ | |
US7450366B2 (en) | Solid electrolytic capacitor | |
US7729102B2 (en) | Solid electrolytic capacitor and structure for mounting this solid electrolytic capacitor on board | |
KR102653205B1 (ko) | 적층형 커패시터 및 그 실장 기판 | |
US20050117280A1 (en) | Solid electrolytic capacitor | |
CN101861632B (zh) | 片式固体电解电容器和片式滤波器 | |
CN212303394U (zh) | 一种多层瓷介电容器 | |
CN102379016A (zh) | 固体电解电容器 | |
CN114551097A (zh) | 电子组件和用于安装电子组件的板 | |
JP2000323357A (ja) | チップ形固体電解コンデンサ | |
CN218570559U (zh) | 一种rc串联组件 | |
US7212395B2 (en) | Capacitor design for controlling equivalent series resistance | |
JP5034887B2 (ja) | チップ形固体電解コンデンサ | |
CN210039941U (zh) | 一种串并联式芯片电容器 | |
JP4701779B2 (ja) | 集積回路パッケージ組立構造 | |
JP2009123938A5 (zh) | ||
KR101813364B1 (ko) | 복합 전자 부품 및 그 실장 기판 | |
JP5095107B2 (ja) | 固体電解コンデンサ | |
CN218647779U (zh) | 一种滤波电容的固定结构 | |
CN210142586U (zh) | 一种贴片式单片串联陶瓷电容器 | |
CN210142585U (zh) | 单片式三串陶瓷电容器 | |
JP2005347504A (ja) | 電子部品 | |
CN213635959U (zh) | 并联结构的功率半导体器件 | |
JPH1126304A (ja) | チップ形固体電解コンデンサ | |
CN218038873U (zh) | 贴装串联陶瓷电容器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |