CN212160702U - 一种用于人脸识别的数据采集装置 - Google Patents
一种用于人脸识别的数据采集装置 Download PDFInfo
- Publication number
- CN212160702U CN212160702U CN202021405519.5U CN202021405519U CN212160702U CN 212160702 U CN212160702 U CN 212160702U CN 202021405519 U CN202021405519 U CN 202021405519U CN 212160702 U CN212160702 U CN 212160702U
- Authority
- CN
- China
- Prior art keywords
- module
- ddr3
- fpga
- face recognition
- data acquisition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 208000033749 Small cell carcinoma of the bladder Diseases 0.000 claims abstract description 17
- 201000007710 urinary bladder small cell neuroendocrine carcinoma Diseases 0.000 claims abstract description 17
- 230000015654 memory Effects 0.000 claims description 22
- 238000010586 diagram Methods 0.000 description 15
- 238000012545 processing Methods 0.000 description 5
- 238000011161 development Methods 0.000 description 3
- 238000010801 machine learning Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Landscapes
- Image Processing (AREA)
Abstract
本实用新型提出了一种用于人脸识别的数据采集装置，包括多个采集模块、FPGA模块、缓存模块、SCCB总线配置模块、显示模块、JPGA调试模块；所述缓存模块包括第一DDR3模块、第二DDR3模块；所述第一DDR3模块、第二DDR3模块、SCCB总线配置模块、显示模块、JPGA调试模块、多个所述采集模块分别与FPGA模块连接；所述SCCB总线配置模块分别通过SCL控制线和SDA控制线与每一个采集模块连接。本实用新型通过上述设置，由FPGA模块实现了图像的在线快速算法处理的同时，还实现了多个人脸图像数据的同时识别。
Description
技术领域
本实用新型属于信号采集处理领域，具体地说，涉及一种人脸识别的数据采集装置。
背景技术
近几年，人工技能发展迅猛，大数据是当代计算机发展的必然趋势，在此基础上，各类机器学习的技术也得以发展；各行各业都可见与机器学习的结合：如视频APP用户喜爱推荐、购物软件用户浏览推荐、环境变换大数据推算、异常资产变化预测等等。这些主要依托于网络数据并完全依靠软件即可进行计算并得出结果的机器学习具体应用发展都较为迅猛；而对于视频监控在线识别等，因视频处理量大，系统负载大，还难以在社会上普及使用；现在，正在变得普及的大多是图像识别，如支付宝扫码支付，又或者一些大城市车站等实行的人脸扫描安检；现如今，在视频识别还难以普及的情况下，人脸识别正在慢慢地融入人们的日常生活，它变得不再是一个束之高阁的高端技术，而正在变成一个商店中的支付手段、家庭安全的密码锁、公共场所的快速安检设备。
而现有的人脸识别，大多只能做到一个设备实时采集一个人脸数据并进行在线识别，对于一些需要同时采集多个人脸图像的场景，则会有所欠缺。
实用新型内容
本实用新型为了解决现有技术中无法同时采集多个人脸图像数据的问题，提出了一种用于人脸识别的数据采集装置。通过设置SCCB总线配置模块，使用SCL和SDA两条信号线完成主从设备间的全双工数据通信，并实现多个采集模块同时通信，实现了多个人脸图像数据的同时采集。
本实用新型具体实现内容如下：
本实用新型提出了一种用于人脸识别的数据采集装置，包括多个采集模块、FPGA模块、缓存模块、SCCB总线配置模块、显示模块；所述缓存模块包括第一DDR3模块、第二DDR3模块；
所述第一DDR3模块、第二DDR3模块、SCCB总线配置模块、显示模块、多个所述采集模块分别与FPGA模块连接；
所述SCCB总线配置模块分别通过SCL控制线和SDA控制线与每一个采集模块连接。
为了更好地实现本实用新型，进一步地，所述显示模块包括EDS保护电路、HDMI接口、HDMI驱动、PC显示端；
所述HDMI接口分别与HDMI驱动、EDS保护电路、PC显示端连接；
所述EDS保护电路还与FPGA模块连接。
为了更好地实现本实用新型，进一步地，所述HDMI驱动包括驱动芯片ADV7513。
为了更好地实现本实用新型，进一步地，还包括JPGA调试模块，所述JPGA调试模块与FPGA模块连接。
为了更好地实现本实用新型，进一步地，所述采集模块包括图像采集器CMOSOV5640；所述图像采集器CMOS OV5640与所述SCCB总线配置模块之间分别通过SCL控制线和SDA控制线连接。
为了更好地实现本实用新型，进一步地，所述第一DDR3模块和第二DDR3模块结构一致，都包括DDR3控制器和DDR3存储器；
所述DDR3存储器与DDR3控制器连接后再与所述FPGA模块连接；
所述DDR3存储器为MT4IJ256M16HA-12芯片。
为了更好地实现本实用新型，进一步地，还包括分别与FPGA模块、显示模块、缓存模块、采集模块连接的电源模块。
为了更好地实现本实用新型，进一步地，所述缓存模块还包括FLASH模块，所述FLASH模块与FPGA模块连接。
为了更好地实现本实用新型，进一步地，所述FLASH模块包括FLASH控制器和FLASH闪存；所述FLASH闪存连接FLASH控制器后再与FPGA模块连接。
为了更好地实现本实用新型，进一步地，所述FPGA模块采用XC7A100T芯片作为FPGA主控芯片。
本实用新型与现有技术相比具有以下优点及有益效果：
采用FPGA模块实现了高速采集处理图像信息，且实现了多个人脸图像数据的同时采集，可以实时地高速进行图像算法的处理，相比于同类芯片先进行图像的存储而言，通过FPGA主控芯片实时对图像进行算法处理，缩短了图像数据的传输时间。
附图说明
图1为本实用新型装置模块构成图；
图2为本实用新型驱动芯片ADV7513内部构造示意图；
图3为HDMI驱动电路原理图；
图4为FPGA时钟电路示意图；
图5为HDMI接口示意图；
图6为电源模块提供3.3V电源的示意图；
图7为电源模块提供2.5V电源的示意图；
图8为EDS保护电路示意图；
图9为DDR3与FPGA模块引脚连接示意图；
图10为图像采集器COMS OV5640的引脚示意图。
具体实施方式
为了更清楚地说明本实用新型实施例的技术方案，下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，应当理解，所描述的实施例仅仅是本实用新型的一部分实施例，而不是全部的实施例，因此不应被看作是对保护范围的限定。基于本实用新型中的实施例，本领域普通技术工作人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
在本实用新型的描述中，需要说明的是，除非另有明确的规定和限定，术语“设置”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；也可以是直接相连，也可以是通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本实用新型中的具体含义。
实施例1：
本实用新型提出了一种用于人脸识别的数据采集装置，如图1、图2、图3、图4、图5、图8、图9所示，包括多个采集模块、FPGA模块、缓存模块、SCCB总线配置模块、显示模块、JPGA调试模块；所述缓存模块包括第一DDR3模块、第二DDR3模块；
所述第一DDR3模块、第二DDR3模块、SCCB总线配置模块、显示模块、JPGA调试模块、多个所述采集模块分别与FPGA模块连接；
所述SCCB总线配置模块分别通过SCL控制线和SDA控制线与每一个采集模块连接。
为了更好地实现本实用新型，进一步地，所述显示模块包括EDS保护电路、HDMI接口、HDMI驱动、PC显示端；
所述HDMI接口分别与HDMI驱动、EDS保护电路、PC显示端连接；所述HDMI接口的电路原理图如图5所示；
所述EDS保护电路还与FPGA模块连接，所述EDS保护电路的电路原理图如图8所示。
所述HDMI驱动包括驱动芯片ADV7513，所述驱动芯片ADV7513的内部构造如图2所示，HDMI驱动的电路原理图如图3所示。
所述采集模块包括图像采集器CMOS OV5640；所述图像采集器CMOS OV5640与所述SCCB总线配置模块之间分别通过SCL控制线和SDA控制线连接。
所述第一DDR3模块和第二DDR3模块结构一致，都包括DDR3控制器和DDR3存储器；
所述DDR3存储器与DDR3控制器连接后再与所述FPGA模块连接；
所述DDR3存储器为MT4IJ256M16HA-12芯片。
所述电源模块分别与FPGA模块、显示模块、缓存模块、采集模块连接。
所述缓存模块还包括FLASH模块，所述FLASH模块与FPGA模块连接。
为了更好地实现本实用新型，进一步地，所述FLASH模块包括FLASH控制器和FLASH闪存；所述FLASH闪存连接FLASH控制器后再与FPGA模块连接。
为了更好地实现本实用新型，进一步地，所述FPGA模块采用XC7A100T芯片作为FPGA主控芯片，在FPGA主控芯片上还设置有如图4所示的晶振时钟电路。
工作原理：当图像分辨率为1280×20，图像格式为RGB565时，一帧图像的大小约为2MB，采集多路图像时，会占用较多的存储资源。由于FPGA芯片所包含的存储资源较少，故在设计时选用外部存储器。常用的外部存储器有SRAM和SDRAM等，SRAM在读取速率上高于SDRAM，但是其存储容量较少且成本较高，故在本设计中采用DDR3 SDRAM作为外部存储器。同时采用两个DDR3 SDRAM作为存储图像数据的外部存储器，两片DDR3 SDRAM组合总线数据位宽为32bit，DDR3SDRAM的运行时钟速度最高可达到800MHz，可以满足高带宽的数据处理需求。
同时设置FLASH外部存储作为系统算法调试存储。
核心器件：ARTIX-7系列的XC7A100T芯片作为整个图像采集系统的核心器件，具有高速、高带宽和高容量的特点，采用FGG484封装，具有484个引脚，10.1万个逻辑单元，12.6万个触发器，4860kb的BlockRAM，240个DSP处理单元，可以高速处理图像信息。
图9为FPGA主控芯片与DDR3的连接示意图；其中A0~A14为地址输入，提供15个行地址以及列地址；A10为自动预充电位，当A10为高电平时，对DDR3的所有Bank进行阵列位置的选择，当A10为低电平时Bank位置由BAO-BA2进行选择；A12在读和写命令期间进行采样，确定传输过程是否执行；BAO-BA2也作为Bank的地址输入，用来定义哪个Bank阵列进行读写；DQO-DQ15是数据的输入输出，可以进行双向数据的传输；CKE为FPGA对DDR3的输入使能，由DDR3的配置和操作模式决定特定电路使能或者禁止，当CKE为低电平时，所有Bank处于空闲模式；WE为写使能信号，当WE为高电平时，进行读操作，当处于低电平时，进行写操作；CASRAS分别为列选通信号和行选通信号，都是低电平有效；RST（RESET）为异步复位信号，低电平有效；CLKN与CLKP为差分时钟输入信号，所有控制信号以及地址输入信号在CLK信号的上升沿和下降沿交叉处进行采样；DQSN与DQSP为终端数据选通信号。总的信号归纳起来可以分为四类：数据信号、时钟和使能信号、地址控制信号以及电源信号。
如图10所述为图像采集器COMS OV5640的引脚分布示意图；图像采集器COMSOV5640主要由供电引脚、配置引脚、时钟引脚、数据引脚、数据同步引脚组成。引脚1和2为供电引脚，对整个芯片提供3.3V的供电电压。CMOS_SCL和CMOS_SDA为SCCB总线配置引脚，通过上述两个引脚完成图像传感器相关寄存器的配置。CMOS_VSYNC为图像数据帧同步引脚，CMOS_HREF为行同步引脚。CMOS_PCLK和CMOS_XCLK为时钟引脚，CMOS_RESET为复位引脚。
CMOS_PWDN为芯片使能控制引脚。根据行同步信号和数据帧同步信号，使得图像传感器以恒定速率产生数据流。
实施例2：
本实施例在上述实施例1的基础上，如图6、图7所示，电源模块包括LM2676降压开关芯片，其将电源降压到3.3V以供系统使用，进一步地，部分模块还需要使用1.5V和2.5V的电源，所以在电源模块进一步地设置ASM1117-2.5电压芯片和ASM1117-1.5电压芯片将3.3V的电源转换为2.5和1.5V的电源；两者原理相似，故只提供图7作为参考。
本实施例的其他部分与上述实施例1相同，故不再赘述。
以上所述，仅是本实用新型的较佳实施例，并非对本实用新型做任何形式上的限制，凡是依据本实用新型的技术实质对以上实施例所作的任何简单修改、等同变化，均落入本实用新型的保护范围之内。
Claims (10)
1.一种用于人脸识别的数据采集装置，其特征在于，包括多个采集模块、FPGA模块、缓存模块、SCCB总线配置模块、显示模块；所述缓存模块包括第一DDR3模块、第二DDR3模块；
所述第一DDR3模块、第二DDR3模块、SCCB总线配置模块、显示模块、多个所述采集模块分别与FPGA模块连接；
所述SCCB总线配置模块分别通过SCL控制线和SDA控制线与每一个采集模块连接。
2.如权利要求1所述的一种用于人脸识别的数据采集装置，其特征在于，所述显示模块包括EDS保护电路、HDMI接口、HDMI驱动、PC显示端；
所述HDMI接口分别与HDMI驱动、EDS保护电路、PC显示端连接；
所述EDS保护电路还与FPGA模块连接。
3.如权利要求2所述的一种用于人脸识别的数据采集装置，其特征在于，所述HDMI驱动包括驱动芯片ADV7513。
4.如权利要求1所述的一种用于人脸识别的数据采集装置，其特征在于，还包括JPGA调试模块，所述JPGA调试模块与FPGA模块连接。
5.如权利要求1所述的一种用于人脸识别的数据采集装置，其特征在于，所述采集模块包括图像采集器CMOS OV5640；所述图像采集器CMOS OV5640与所述SCCB总线配置模块之间分别通过SCL控制线和SDA控制线连接。
6.如权利要求1所述的一种用于人脸识别的数据采集装置，其特征在于，所述第一DDR3模块和第二DDR3模块结构一致，都包括DDR3控制器和DDR3存储器；
所述DDR3存储器与DDR3控制器连接后再与所述FPGA模块连接；
所述DDR3存储器为MT4IJ256M16HA-12芯片。
7.如权利要求6所述的一种用于人脸识别的数据采集装置，其特征在于，还包括分别与FPGA模块、显示模块、缓存模块、采集模块连接的电源模块。
8.如权利要求4所述的一种用于人脸识别的数据采集装置，其特征在于，所述缓存模块还包括FLASH模块，所述FLASH模块与FPGA模块连接。
9.如权利要求8所述的一种用于人脸识别的数据采集装置，其特征在于，所述FLASH模块包括FLASH控制器和FLASH闪存；所述FLASH闪存连接FLASH控制器后再与FPGA模块连接。
10.如权利要求1-9任一项所述的一种用于人脸识别的数据采集装置，其特征在于，所述FPGA模块采用XC7A100T芯片作为FPGA主控芯片。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202021405519.5U CN212160702U (zh) | 2020-07-16 | 2020-07-16 | 一种用于人脸识别的数据采集装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202021405519.5U CN212160702U (zh) | 2020-07-16 | 2020-07-16 | 一种用于人脸识别的数据采集装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN212160702U true CN212160702U (zh) | 2020-12-15 |
Family
ID=73701211
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202021405519.5U Expired - Fee Related CN212160702U (zh) | 2020-07-16 | 2020-07-16 | 一种用于人脸识别的数据采集装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN212160702U (zh) |
-
2020
- 2020-07-16 CN CN202021405519.5U patent/CN212160702U/zh not_active Expired - Fee Related
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1217602B1 (en) | Updating image frames in a display device comprising a frame buffer | |
| CN107133011B (zh) | 一种示波记录仪的多通道数据存储方法 | |
| CN101149960B (zh) | 多端口存储装置 | |
| CN110569204B (zh) | 基于fpga和ddr3 sdram的可配置图像数据缓存系统 | |
| CN101236774B (zh) | 单端口存储器实现多端口存储功能的装置和方法 | |
| CN103559146B (zh) | 一种提高NAND flash控制器读写速度的方法 | |
| CN101310339A (zh) | 具有多个内部数据总线和存储器库交错的存储器装置和方法 | |
| CN112035302B (zh) | 一种总线数据的实时监控分析方法、装置及系统 | |
| CN110176264A (zh) | 一种基于内存内计算的高低位合并电路结构 | |
| CN109712665A (zh) | 存储器及存储器的功能测试方法 | |
| CN113900818A (zh) | Ddr存储器数据读写调度方法和装置 | |
| CN115686153A (zh) | 一种内存模组及一种电子设备 | |
| CN108305664A (zh) | 半导体器件 | |
| TWI533135B (zh) | 記憶體存取方法、記憶體存取控制方法、記憶體裝置與記憶體控制器 | |
| CN212160702U (zh) | 一种用于人脸识别的数据采集装置 | |
| CN101998135A (zh) | 移动电视信号采集及播放系统、控制方法 | |
| CN112269754A (zh) | 基于fpga的lpc总线emc扩展装置 | |
| CN206331414U (zh) | 一种固态硬盘 | |
| CN209881907U (zh) | 一种基于fpga的图像采集设备 | |
| CN103076990A (zh) | 一种基于fifo缓存结构的数据回放装置 | |
| CN103150129B (zh) | PXIe接口Nand Flash数据流盘存取加速方法 | |
| CN101609439A (zh) | 具有分时总线的电子系统与共用电子系统的总线的方法 | |
| CN201936294U (zh) | 一种高速图像采集系统的缓存系统 | |
| CN100585627C (zh) | 基于flash总线的sd卡控制电路及其读写方法 | |
| CN115116511A (zh) | 功耗预测方法、装置、设备及存储介质 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20201215 |