CN112269754A - 基于fpga的lpc总线emc扩展装置 - Google Patents
基于fpga的lpc总线emc扩展装置 Download PDFInfo
- Publication number
- CN112269754A CN112269754A CN202011260574.4A CN202011260574A CN112269754A CN 112269754 A CN112269754 A CN 112269754A CN 202011260574 A CN202011260574 A CN 202011260574A CN 112269754 A CN112269754 A CN 112269754A
- Authority
- CN
- China
- Prior art keywords
- emc
- address
- lpc
- control unit
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000013507 mapping Methods 0.000 claims abstract description 32
- 230000005540 biological transmission Effects 0.000 claims description 6
- 238000001514 detection method Methods 0.000 claims description 6
- 230000009286 beneficial effect Effects 0.000 abstract description 2
- 238000000034 method Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
本发明公开了一种基于FPGA的LPC总线EMC扩展装置，其特征在于，包括FPGA模块、EMC模块，所述FPGA模块与EMC模块相连接，所述FPGA模块包括LPC控制单元、地址映射单元和EMC控制单元；所述LPC控制单元与地址映射单元相连接，所述地址映射单元和EMC控制单元相连接；所述LPC控制单元实现LPC总线协议的读写控制，地址映射单元实现LPC总线地址域到EMC扩展接口地址域的地址映射，EMC控制单元实现EMC扩展接口的总线时序控制。本发明的优点和有益效果：在PCIE接口较少的条件下利用低引脚数量的LPC总线实现EMC的扩展，硬件电路简洁，实用性强。
Description
技术领域
本发明属于计算机通讯控制领域，具体涉及一种基于FPGA的LPC总线EMC扩展装置。
背景技术
LPC(Low Pin Count)是基于intel标准的4bit并行总线协议，因其脚位数少，通讯速度高等优点在计算机体系架构中占有重要地位；外部存储扩展模块EMC实用方便高效等特点可为集成电路设计提供更大的存储空间，除了支持同步存储模块还支持挂载异步NORFLASH和异步SRAM；现有技术中有采用PCIE总线接口实现EMC的扩展，国产化产品研发过程中，面临PCIE接口较少，无法满足多设备扩展要求。
发明内容
本发明的目的在于克服现有技术中的缺陷，提供一种基于FPGA的LPC总线EMC扩展装置。
为了实现上述目的，本发明的技术方案如下：
一种基于FPGA的LPC总线EMC扩展装置，包括FPGA模块、EMC模块，所述FPGA模块与EMC模块相连接，所述FPGA模块包括LPC控制单元、地址映射单元和EMC控制单元；所述LPC控制单元与地址映射单元相连接，所述地址映射单元和EMC控制单元相连接；所述LPC控制单元实现LPC总线协议的读写控制，地址映射单元实现LPC总线地址域到EMC扩展接口地址域的地址映射，EMC控制单元实现EMC扩展接口的总线时序控制。
写数据的工作模式为：第一步：LPC控制单元检测LPC总线上的LFRAME信号的起始传输标志，检测到起始信号后进入指令检测状态，当检测到写命令后进入地址位拼接状态，4个时钟周期实现16位地址位拼接，检测主端数据是否准备好，未准备好则插入短暂等待，数据准备好则进入数据接收态，完成LPC总线的数据的接收。第二步：将LPC地址域下拼接的16位地址信号按照EMC端的线序实现高地位地址映射，映射为EMC的addr[15:0]。第三步：EMC控制单元按照EMC端的读写协议置位EMC端的片选CS信号，在地址时期置位地址锁存ALE信号，在数据时期发送写入的数据，并置位写时能WE信号，完成数据的正向写入。
读数据的工作模式为：第一步：将LPC地址域下拼接的16位地址信号按照EMC端的线序实现高地位地址映射，映射为EMC的addr[15:0]。第二步：LPC控制单元检测LPC总线上的LFRAME信号的起始传输标志，检测到起始信号后进入指令检测状态，当检测到读命令后进入地址位拼接状态，4个时钟周期实现16位地址位拼接，并插入短暂等待。第三步：EMC控制单元按照EMC端的读写协议置位EMC端的片选CS信号，在地址时期置位地址锁存ALE信号，置位读时能RD信号，在数据时期发送读取的数据，完成数据的反向读取。
本发明的优点和有益效果：在PCIE接口较少的条件下利用低引脚数量的LPC总线实现EMC的扩展，硬件电路简洁，实用性强。
附图说明
图1是本发明一种基于FPGA的LPC总线EMC扩展方法的原理框图。
图2是本发明一种基于FPGA的LPC总线EMC扩展方法的FPGA实现框图。
具体实施方式
以下通过附图和具体实施方式对本发明作进一步的详细说明。
如图1所示，一种基于FPGA的LPC总线EMC扩展装置，包括FPGA模块、EMC模块，所述FPGA模块与EMC模块相连接，所述FPGA模块包括LPC控制单元、地址映射单元和EMC控制单元；所述LPC控制单元与地址映射单元相连接，所述地址映射单元和EMC控制单元相连接；所述LPC控制单元实现LPC总线协议的读写控制，地址映射单元实现LPC总线地址域到EMC扩展接口地址域的地址映射，EMC控制单元实现EMC扩展接口的总线时序控制。
写数据的工作模式为：第一步：LPC控制单元检测LPC总线上的LFRAME信号的起始传输标志，检测到起始信号后进入指令检测状态，当检测到写命令后进入地址位拼接状态，4个时钟周期实现16位地址位拼接，检测主端数据是否准备好，未准备好则插入短暂等待，数据准备好则进入数据接收态，完成LPC总线的数据的接收。第二步：将LPC地址域下拼接的16位地址信号按照EMC端的线序实现高地位地址映射，映射为EMC的addr[15:0]。第三步：EMC控制单元按照EMC端的读写协议置位EMC端的片选CS信号，在地址时期置位地址锁存ALE信号，在数据时期发送写入的数据，并置位写时能WE信号，完成数据的正向写入。
读数据的工作模式为：第一步：将LPC地址域下拼接的16位地址信号按照EMC端的线序实现高地位地址映射，映射为EMC的addr[15:0]。第二步：LPC控制单元检测LPC总线上的LFRAME信号的起始传输标志，检测到起始信号后进入指令检测状态，当检测到读命令后进入地址位拼接状态，4个时钟周期实现16位地址位拼接，并插入短暂等待。第三步：EMC控制单元按照EMC端的读写协议置位EMC端的片选CS信号，在地址时期置位地址锁存ALE信号，，置位读时能RD信号，在数据时期发送读取的数据，完成数据的反向读取。
上述实施例仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。
Claims (3)
1.一种基于FPGA的LPC总线EMC扩展装置，其特征在于，包括FPGA模块、EMC模块，所述FPGA模块与EMC模块相连接，所述FPGA模块包括LPC控制单元、地址映射单元和EMC控制单元；所述LPC控制单元与地址映射单元相连接，所述地址映射单元和EMC控制单元相连接；所述LPC控制单元实现LPC总线协议的读写控制，地址映射单元实现LPC总线地址域到EMC扩展接口地址域的地址映射，EMC控制单元实现EMC扩展接口的总线时序控制。
2.根据权利要求1所述的基于FPGA的LPC总线EMC扩展装置，其特征在于，写数据的工作步骤如下：
第一步：LPC控制单元检测LPC总线上的LFRAME信号的起始传输标志，检测到起始信号后进入指令检测状态，当检测到写命令后进入地址位拼接状态，4个时钟周期实现16位地址位拼接，检测主端数据是否准备好，未准备好则插入短暂等待，数据准备好则进入数据接收态，完成LPC总线的数据的接收；
第二步：将LPC地址域下拼接的16位地址信号按照EMC端的线序实现高地位地址映射，映射为EMC的addr[15:0]；
第三步：EMC控制单元按照EMC端的读写协议置位EMC端的片选CS信号，在地址时期置位地址锁存ALE信号，在数据时期发送写入的数据，并置位写时能WE信号，完成数据的正向写入。
3.根据权利要求1所述的基于FPGA的LPC总线EMC扩展装置，其特征在于，读数据的工作步骤如下：
第一步：将LPC地址域下拼接的16位地址信号按照EMC端的线序实现高地位地址映射，映射为EMC的addr[15:0]；
第二步：LPC控制单元检测LPC总线上的LFRAME信号的起始传输标志，检测到起始信号后进入指令检测状态，当检测到读命令后进入地址位拼接状态，4个时钟周期实现16位地址位拼接，并插入短暂等待；
第三步：EMC控制单元按照EMC端的读写协议置位EMC端的片选CS信号，在地址时期置位地址锁存ALE信号，置位读时能RD信号，在数据时期发送读取的数据，完成数据的反向读取。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011260574.4A CN112269754A (zh) | 2020-11-12 | 2020-11-12 | 基于fpga的lpc总线emc扩展装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011260574.4A CN112269754A (zh) | 2020-11-12 | 2020-11-12 | 基于fpga的lpc总线emc扩展装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112269754A true CN112269754A (zh) | 2021-01-26 |
Family
ID=74339024
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011260574.4A Pending CN112269754A (zh) | 2020-11-12 | 2020-11-12 | 基于fpga的lpc总线emc扩展装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112269754A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113868179A (zh) * | 2021-09-10 | 2021-12-31 | 中国航空工业集团公司西安航空计算技术研究所 | 一种LPC_DPRam的通信装置及数据转换方法 |
| CN117827725A (zh) * | 2024-03-04 | 2024-04-05 | 山东华翼微电子技术股份有限公司 | 一种基于fpga的emc接口扩展模块、系统及方法 |
-
2020
- 2020-11-12 CN CN202011260574.4A patent/CN112269754A/zh active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113868179A (zh) * | 2021-09-10 | 2021-12-31 | 中国航空工业集团公司西安航空计算技术研究所 | 一种LPC_DPRam的通信装置及数据转换方法 |
| CN113868179B (zh) * | 2021-09-10 | 2024-04-02 | 中国航空工业集团公司西安航空计算技术研究所 | 一种LPC_DPRam的通信装置及数据转换方法 |
| CN117827725A (zh) * | 2024-03-04 | 2024-04-05 | 山东华翼微电子技术股份有限公司 | 一种基于fpga的emc接口扩展模块、系统及方法 |
| CN117827725B (zh) * | 2024-03-04 | 2024-05-14 | 山东华翼微电子技术股份有限公司 | 一种基于fpga的emc接口扩展模块、系统及方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11681648B2 (en) | Interface clock management | |
| CN102981776B (zh) | 双倍数据率虚拟静态随机存取存储器及其控制器、存取与操作方法、写入与读取方法 | |
| US7802061B2 (en) | Command-based control of NAND flash memory | |
| CN112269754A (zh) | 基于fpga的lpc总线emc扩展装置 | |
| CN112380157A (zh) | 一种带fifo缓存和校验功能的iic总线的通信装置 | |
| CN115905086A (zh) | 基于axi同步读写单口sram的控制方法及控制器 | |
| CN103488600A (zh) | 通用从机同步串行接口电路 | |
| CN104064213A (zh) | 存储器存取方法、存储器存取控制方法及存储器控制器 | |
| CN103064817B (zh) | 一种简化两线式串行数据总线传输方法 | |
| CN102789424A (zh) | 基于fpga的外扩ddr2的读写方法及基于fpga的外扩ddr2颗粒存储器 | |
| CN107608927B (zh) | 一种支持全功能的lpc总线主机端口的设计方法 | |
| CN114721983B (zh) | 一种ddr4加速读写装置 | |
| CN110765065A (zh) | 片上系统 | |
| CN112395218B (zh) | 具有DDR高传输介面的SPI-NAND Flash存储芯片及操作方法 | |
| CN100585627C (zh) | 基于flash总线的sd卡控制电路及其读写方法 | |
| CN212084122U (zh) | 一种NVMe控制器 | |
| CN101354634B (zh) | Ata端口接多路sata端口存储设备系统及控制方法 | |
| CN109726149B (zh) | 一种axi总线访问nand flash的方法及装置 | |
| CN100365639C (zh) | 先进先出仿真单元及逻辑验证仿真系统 | |
| CN100570589C (zh) | Hdd与sdram数据传输控制器及数据传输方法 | |
| CN215450217U (zh) | 一种图像处理模块 | |
| CN113687792B (zh) | 一种存储器数据快速读取方法 | |
| CN113687791B (zh) | 基于预读取和分支判断机制的存储器数据快速读取装置 | |
| CN212160702U (zh) | 一种用于人脸识别的数据采集装置 | |
| CN219916336U (zh) | Lpc接口至axi总线协议桥接器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20210126 |