CN113868179A

CN113868179A - 一种LPC_DPRam的通信装置及数据转换方法

Info

Publication number: CN113868179A
Application number: CN202111063734.0A
Authority: CN
Inventors: 曹琳; 冯伟; 刘文学; 刘少龙; 王亮亮; 杨启帆
Original assignee: Xian Aeronautics Computing Technique Research Institute of AVIC
Current assignee: Xian Aeronautics Computing Technique Research Institute of AVIC
Priority date: 2021-09-10
Filing date: 2021-09-10
Publication date: 2021-12-31
Anticipated expiration: 2041-09-10
Also published as: CN113868179B

Abstract

本发明提供一种LPC_DPRam的通信装置及数据转换方法，该通信装置包括LPC总线、DPRam和FPGA，所述LPC总线与所述FPGA通信连接，用于通过所述LPC总线与LPC主设备通信，所述FPGA与所述DPRam通信连接，用于与处理器或控制器进行数据交换。本发明使用分多次发送数据和地址的方法，配合FPGA内部的处理电路，便于对DPRam进行读写，且操作简单，使用方便，可以移植到任何含有LPC总线的设备上，具有较强的工程应用性。

Description

一种LPC_DPRam的通信装置及数据转换方法

技术领域

本公开涉及计算机通信技术领域，尤其涉及一种LPC_DPRam的通信装置及数据转换方法。

背景技术

LPC总线，原名为Low Pin Count Bus，是基于Intel标准的33MHz(兆赫兹)4bit并行总线协议，用于替代之前的ISA总线协议，但两者性能相似，都是用于连接南桥和SuperI/O芯片、FLASH BIOS、EC等设备。

DPRam，又名双口Ram，是具备两个端口的随机存取存储器(Ram)，这是为了与单口Ram作区分。DPRam是常见的共享式多端口存储器，该存储器配备两套独立的地址、数据和控制线，允许两个独立的CPU或控制器同时异步访问存储单元，能够实现存储数据共享。

在目前的应用中，在进行数据传输中，外围设备只提供了一些具体的类似于串口，并口，PS/2的键盘和鼠标等。在工程应用和嵌入式使用中，缺少一个与其他处理器或控制器进行数据交换的可自定义数据类型和格式的设备。如果使用现有的串口等资源进行数据交换，由于串口的资源和带宽限制，无法进行数据量较大的数据传输。

发明内容

有鉴于此，针对现有的LPC总线和DPRam，本公开实施例提供一种LPC_DPRam的通信装置及LPC-DPRam和DPRam-LPC数据转换方法，本发明的装置及方法操作简单，最少仅使用三个LPC总线地址就可以实现对DPRam的读写操作，且支持按字节，按字进行读写，操作简单，使用方便，具有较强的工程应用性。

为了实现上述目的，本发明提供如下技术方案：

一种LPC_DPRam的通信装置，包括LPC总线、DPRam和FPGA，所述LPC总线与所述FPGA通信连接，用于通过所述LPC总线与LPC主设备通信，所述FPGA与所述DPRam通信连接，用于与处理器或控制器进行数据交换。

进一步地，所述FPGA包括LPC数据接口模块，LPC数据转DPRam模块，DPRam数据转LPC模块，DPRam数据读/写模块；所述LPC数据接口模块用于LPC总线协议解析，所述LPC数据转DPRam模块与所述DPRam数据转LPC模块用于进行数据转换，所述DPRam数据读/写模块用于对于DPRam的读写操作，满足DPRam的读写时序和控制命令要求。

进一步地，所述LPC数据接口模块包括LPC总线协议解析单元、LPC总线地址寄存器、数据寄存器、控制寄存器；所述LPC总线协议解析单元完成LPC总线的协议解析，并解析出当前的事务类型，当前地址和数据；所述LPC总线地址寄存器用于存储当前的总线地址，所述数据寄存器用于根据当前的LPC总线的事务类型将总线数据转接到所述LPC数据转DPRam模块中；所述控制寄存器根据LPC事务类型和当前的地址解析出当前的读写方式，并发出相应的控制信号。

进一步地，所述DPRam数据读/写模块包括DPRam读写协议单元、地址寄存器、数据寄存器、控制寄存器；所述DPRam读写协议单元用于对DPRam进行读写操作，满足DPRam的读写时序和控制命令要求，所述地址寄存器用于存储当前的读/写地址，所述数据寄存器用于存储当前的读/写数据，所述控制寄存器根据当前的LPC事务类型进行相应的控制。

本发明提供一种基于上述的LPC-DPRam的通信装置的LPC-DPRam和DPRam-LPC数据转换方法，包括：

对DPRam进行访问时，LPC主设备分两个或多个LPC数据帧发送地址、数据、事务类型、操作类型；

根据LPC总线的读写方式和DPRam的数据线地址线的具体参数完成数据转换；

根据所述事务类型和所述操作类型完成对DPRam的读写访问。

进一步地，在一次DPRam访问过程中，第一个LPC数据帧通过约定特定的地址来判断当前的操作类型，通过所述特定的地址结合所述LPC总线的事务类型，确定此次操作方式；第二个LPC数据帧发送LPC数据，解析出当前LPC数据的事务类型，当前地址和数据，对该数据进行转换。

进一步地，对数据进行转换时，当LPC数据总线的总线宽度和DPRam的数据总线宽度不一致时，对LPC数据进行拼接或拆分，满足DPRam的数据总线宽度。

进一步地，在对所述DPRam进行读写访问时，具体的访问数据宽度和读写类型由所述的LPC事务类型和操作类型决定。

进一步地，在对DPRam进行读写操作的操作周期与LPC的帧数据周期同步结束，在LPC数据帧结束时，对DPRam的读写操作也同步完成。

进一步地，在FPGA内部加入读写保护机制，在一个LPC数据帧内，当到达预定的时间后强行终止当前的LPC数据帧，避免LPC总线一直等待下去，造成总线死机。

本发明针对现有的LPC总线和DPRam，提供一种使用FPGA实现LPC-DPRam通信的装置及LPC-DPRam和DPRam-LPC数据转换方法。LPC总线在实际应用过程中而无法读取DPRam数据，使用此方法操作简单，最少仅使用三个LPC总线地址就可以实现对DPRam的读写操作，且支持按字节，按字进行读写，操作简单，使用方便，具有较强的工程应用性。

本发明在实现LPC-DPRam的通信过程中兼容其他设备，对于LPC总线上的其他设备的正常工作没有任何影响。

为了避免双端口访问冲突，本发明加入了有效的冲突处理机制，避免了因为双端口读写冲突而导致数据读写错误。

本发明对于上层应用程序没有增加明显的工作量，读写遵循现有的LPC总线访问方式，用户在使用过程中操作简单，因两次及以上读写而引起的读写时间增加基本可以忽略。

附图说明

为了更清楚地说明本公开实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。

图1为本发明LPC_DPRam的通信装置的硬件组成框图；

图2为本发明的数据转换方法流程图。

具体实施方式

下面结合附图对本公开实施例进行详细描述。

以下通过特定的具体实例说明本公开的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本公开的其他优点与功效。显然，所描述的实施例仅仅是本公开一部分实施例，而不是全部的实施例。本公开还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本公开的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。基于本公开中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本公开保护的范围。

要说明的是，下文描述在所附权利要求书的范围内的实施例的各种方面。应显而易见，本文中所描述的方面可体现于广泛多种形式中，且本文中所描述的任何特定结构及/或功能仅为说明性的。基于本公开，所属领域的技术人员应了解，本文中所描述的一个方面可与任何其它方面独立地实施，且可以各种方式组合这些方面中的两者或两者以上。举例来说，可使用本文中所阐述的任何数目个方面来实施设备及/或实践方法。另外，可使用除了本文中所阐述的方面中的一或多者之外的其它结构及/或功能性实施此设备及/或实践此方法。

还需要说明的是，以下实施例中所提供的图示仅以示意方式说明本公开的基本构想，图式中仅显示与本公开中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

另外，在以下描述中，提供具体细节是为了便于透彻理解实例。然而，所属领域的技术人员将理解，可在没有这些特定细节的情况下实践所述方面。

本公开实施例提供一种使用FPGA实现LPC-DPRam通信的装置，本方案的硬件组成如附图1所示，包括LPC总线，DPRam，FPGA；所述FPGA器件完成由LPC总线到USB总线的LPC数据到DPRam数据的协议转换和数据传送。

FPGA器件包括：LPC数据接口模块，LPC数据转DPRam模块，DPRam数据转LPC模块，DPRam数据接口模块。在本实施例中使用FPGA实现LPC-DPRam的DPRam-LPC的协议转换和数据交换。

LPC数据接口模块包括：LPC总线协议解析部分，LPC总线地址寄存器，数据寄存器，控制寄存器；LPC总线协议解析部分完成LPC总线的协议解析，并解析出当前的事务类型，当前地址和数据。LPC总线地址寄存器负责存储当前的总线地址，LPC总线数据寄存器负责根据当前的LPC总线的事务类型(事务类型例如：IO读写、内存读写、DMA读写、Firmwarememory读写等)将总线数据转接到相应其他模块中；LPC总线控制寄存器根据LPC事务类型和当前的地址解析出当前的读写方式，并发出相应的控制信号。

LPC数据接口模块主要功能为实现与主机之间LPC的数据通信。主要包括复位信号(RESET)，LPC时钟信号(CLK)，操作循环开始信号(FRAME)，和命令、数据、地址复用信号(LAD[3:0])；除此外还有其他可选信号可用。

DPRam数据读/写模块包括DPRam读写协议部分，地址寄存器，数据寄存器，控制寄存器。主要完成对于DPRam的读写操作，满足DPRam的读写时序和控制命令要求，此模块根据LPC总线的事务类型进行相应的读/写操作配合工作。地址寄存器存储当前的读/写地址，数据寄存器负责存储当前的读/写数据，控制寄存器根据当前的LPC事务类型进行相应的控制。

DPRam数据读/写模块主要功能为实现对DPRam的数据读写操作。主要包括数据信号、地址信号、片选信号、Busy信号、地址读信号、信号量使能信号、输出使能信号、数据写信号；除此外还有其他信号可用。

LPC数据转DPRam模块主要功能为LPC数据到DPRam的数据转换，完成对于LPC数据的拼接和拆分，字节序的调整等，具体情况根据LPC总线的事务类型和DPRam的数据位宽决定。当LPC数据总线的总线宽度和DPRam的数据总线宽度不一致时，需要对LPC数据进行拼接或拆分，满足DPRam的数据总线宽度；此模块在LPC总线向DPRam中写数据时会得到使用。

DPRam数据转LPC模块的主要功能为DPRam数据到LPC总线的数据转换，完成对于DPRam数据的拼接和拆分，字节序的调整等，具体情况根据LPC总线的事务类型和DPRam的数据位宽决定。当LPC数据总线的总线宽度和DPRam的数据总线宽度不一致时，拆分或拼接DPRam数据以适应LPC总线宽度。此模块在LPC总线读写DPRam数据时会得到使用。

在LPC对DPRam进行数据读写时，各个功能模块的工作流程为：

一、当LPC总线需要向DPRam的某个地址写入数据时，由于DPRam的地址总线比LPC总线可用的地址宽度大很多，无法在一次LPC数据帧中完成，需要分别向FPGA发送地址信息和数据信息。首先通过LPC总线向FPGA下发地址信息，假设DPRam的地址总线宽度为16位，而LPC总线的数据宽度为8位，因此需要分两次发送高八位地址和第八位地址，且需要用LPC总线地址进行区分，此时LPC数据接口模块解析LPC的事务类型，LPC总线的地址信息，并传送给LPC转DPRam模块，LPC转DPRam根据当前的事务类型和地址信息，确定当前为写低地址或高地址，刷新当前DPRam的读数据地址，之一步骤完成后，FPGA内的DPRam地址寄存器已经更新为当前地址；之后LPC总线继续读取数据信息，此时使用内存写或者I/O写的LPC事务类型都可以，确定LPC总线的事务类型后，向LPC的地址位写入约定好的读数据的地址，此时LPC数据接口模块依次解析LPC的事务类型，LPC总线的地址信息，当确定当前类型为写数据时，将当前数据信息传送给DPRam模块，DPRam模块接受到写指令和数据后，根据DPRam写地址寄存器中的地址信息向DPRam写入当前数据。

二、当LPC总线读取DPRam的某个地址中的数据时，首先通过LPC总线向FPGA下发地址信息，假设DPRam的地址总线宽度为16位，而LPC总线的数据宽度为8位，因此需要分两次发送高八位地址和第八位地址，且需要用LPC总线地址进行区分，此时LPC数据接口模块解析LPC的事务类型，LPC总线的地址信息，并传送给LPC数据转DPRam模块，LPC数据转DPRam模块根据当前的事务类型和地址信息，确定当前为写低地址或高地址，刷新当前DPRam的读数据地址，这一步骤完成后，FPGA内的DPRam地址寄存器已经更新为当前地址；之后LPC总线继续读取数据信息，此时使用内存写或者I/O写的LPC事务类型都可以，为了上层应用程序的一致性，建议上述操作使用同一只事务类型。确定LPC总线的事务类型后，向LPC的地址位写入约定好的读数据的地址，此时LPC数据接口模块依次解析LPC的事务类型，LPC总线的地址信息，当确定当前类型为写数据时，将当前数据信息传送给DPRam模块，DPRam模块接受到写指令和数据后，根据DPRam写地址寄存器中的地址信息向DPRam写入当前数据。

本实施例的LPC-DPRam和DPRam-LPC数据转换方法，包括：对DPRam进行访问时，LPC主设备分两个或多个LPC数据帧发送地址、数据、事务类型、操作类型；根据LPC总线的读写方式和DPRam的数据线地址线的具体参数完成数据转换；根据所述事务类型和所述操作类型完成对DPRam的读写访问。

由于LPC总线还挂有其他类似于鼠标、键盘，调试接口等其他设备，可用的地址空间有限，而DPram的地址宽度比LPC可用的地址空间大几个数量级，因此无法在一次LPC事务请求中完成对DPRam的读/写操作。因此在对DPRam进行访问时，需要分两个或多个LPC数据帧发送地址和读/写数据(具体情况取决于当前的事务类型，数据位宽和地址位宽)。

并且，需要两个或多个LPC数据帧发送地址和数据时，需要定义一种方式来区分当前进行的操作类型，操作类型可以分为以下三大类：写数据，读数据，写地址；因此需要在一个LPC数据帧内先发送当前所进行的操作类型，在操作类型后紧跟着就是当前的操作数。在一个数据帧内，由于LPC总线本身具有操作类型的分类，在此基础上，需要增加定义。本方法通过约定特定的地址来判断当前的操作类型，由于操作类型分为写数据，读数据，写地址三大类，所以需要最少三个地址来分别表示。通过特定的地址结合LPC总线的事务类型共同完成相应的操作。

LPC数据接口模块首先具备LPC协议解析的能力，在此基础上根据地址解析当前的操作类型，根据不同的操作类型将操作数进行相应的操作；(1)当前操作类型为写地址时，需要将LPC总线数据位上的地址写入读/写地址寄存器中；(2)当前操作类型为写数据时，需要将数据写入数据寄存器中。DPRam数据写模块也需要对DPRam进行写操作，写操作的当前数据和地址为当前写数据寄存器中的值和写地址寄存器中的值。(3)当前操作类型为读数据时，则DPRam数据读模块需要对DPRam进行读操作，读操作的地址为当前读地址寄存器中的值，并将读出的数据值写入读数据寄存器，并直接发送到LPC数据线上。

为了保证数据的实时性，在对DPRam进行读/写操作的操作周期应该与LPC的帧数据周期同步结束，在LPC数据帧结束时，对DPRam的读写操作也应该完成。

由于对DPRam支持双端口访问，由此可能会发生同时对同一块地址进行操作时发生读写冲突，造成数据读写错误，为了解决此问题，并不影响LPC总线的正常工作，可以通过LPC短等待或者信号量的方式避免冲突，当LPC短等待时间不够时，可以谨慎采用长等待方式，此时需要在FPGA内部加入保护机制，在到达一定的时间后强行终止当前的LPC数据帧，避免LPC总线一直等待下去，造成总线死机。

如图2所示，为本实施例的系统流程图。在监控到LPC总线的循环开始信号后，开始数据读写工作，包括判断LPC事务类型，获取地址和数据，发起对DPram的读写操作和寄存器的写入读出等工作，直至完成一个操作循环并进入空闲状态。

其中，本实施例通过约定特定的地址来判断当前的操作类型，由于操作类型分为写数据，读数据，写地址三大类，所以需要最少三个地址来分别表示，分别为：

写数据操作的约定地址：ADDR_WriteData；

读数据操作的约定地址：ADDR_ReadData；

写地址操作的约定地址：ADDR_WriteAddr；

接下来，为了便于理解本实施例，以一次LPC对DPRam进行读数据操作例程对本实施例的方法进行详述。具体步骤如下：

步骤1)系统复位，FPGA内所有电路都处于一个已知的确定状态，等待LPC主设备发起访问；

步骤2)LPC主设备发起发送读数据地址的操作，发送地址时的LPC事务类型为LPC写I/O，LPC总线的地址信号为约定的写地址操作的约定地址(ADDR_WriteAddr)，LPC总线的数据信号为访问DPRam的地址(DPRamAddr)；

步骤3)LPC从设备的LPC协议转换模块根据获取的事务类型写I/O、地址信号(ADDR_WriteAddr)判断此次LPC操作类型为写地址；之后将数据信号(DPRamAddr)发送到LPC转DPRam模块，LPC转DPRam模块根据DPRam的数据和地址总线宽度判断是否需要转换，如不需要转换，则直接将数据信号发送到DPRam读写模块；

DPRam读写模块将数据信号(DPRamAddr)将数据信号(DPRamAddr)更新到DPRam地址寄存器，当前LPC发送读数据地址数据帧结束。

步骤4)LPC主设备发起读取DPRam数据的操作，读取DPRam数据时的LPC事务类型为LPC读I/O，LPC总线的地址信号为约定的读数据操作的约定地址(ADDR_ReadData)；之后LPC主设备将总线的控制权交给LPC从设备；

步骤5)LPC从设备的LPC协议转换模块根据获取的事务类型为I/O读、地址信号为读数据操作的约定地址(ADDR_ReadData)；判断此次LPC操作类型为读数据；此时DPRam读写模块根据事务类型调用步骤3)中DPRam地址寄存器的地址对DPRam进行读操作，并将读到的DPRam数据发送到LPC总线上；

步骤6)LPC主设备得到了LPC从设备的返回数据，也是DPRam的当前地址(DPRamAddr)所存储的数据。此时一次LPC对DPRam进行读数据操作结束。

以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以权利要求的保护范围为准。

Claims

1.一种LPC_DPRam的通信装置，其特征在于，包括LPC总线、DPRam和FPGA，所述LPC总线与所述FPGA通信连接，用于通过所述LPC总线与LPC主设备通信，所述FPGA与所述DPRam通信连接，用于与处理器或控制器进行数据交换。

2.根据权利要求1所述的LPC_DPRam的通信装置，其特征在于，所述FPGA包括LPC数据接口模块，LPC数据转DPRam模块，DPRam数据转LPC模块，DPRam数据读/写模块；所述LPC数据接口模块用于LPC总线协议解析，所述LPC数据转DPRam模块与所述DPRam数据转LPC模块用于进行数据转换，所述DPRam数据读/写模块用于对于DPRam的读写操作，满足DPRam的读写时序和控制命令要求。

3.根据权利要求1所述的LPC_DPRam的通信装置，其特征在于，所述LPC数据接口模块包括LPC总线协议解析单元、LPC总线地址寄存器、数据寄存器、控制寄存器；所述LPC总线协议解析单元完成LPC总线的协议解析，并解析出当前的事务类型，当前地址和数据；所述LPC总线地址寄存器用于存储当前的总线地址，所述数据寄存器用于根据当前的LPC总线的事务类型将总线数据转接到所述LPC数据转DPRam模块中；所述控制寄存器根据LPC事务类型和当前的地址解析出当前的读写方式，并发出相应的控制信号。

4.根据权利要求1所述的LPC_DPRam的通信装置，其特征在于，所述DPRam数据读/写模块包括DPRam读写协议单元、地址寄存器、数据寄存器、控制寄存器；所述DPRam读写协议单元用于对DPRam进行读写操作，满足DPRam的读写时序和控制命令要求，所述地址寄存器用于存储当前的读/写地址，所述数据寄存器用于存储当前的读/写数据，所述控制寄存器根据当前的LPC事务类型进行相应的控制。

5.一种基于权利要求1至4任一项所述的LPC-DPRam的通信装置的数据转换方法，其特征在于，包括：

根据所述事务类型和所述操作类型完成对DPRam的读写访问。

6.根据权利要求5所述的数据转换方法，其特征在于，在一次DPRam访问过程中，第一个LPC数据帧通过约定特定的地址来判断当前的操作类型，通过所述特定的地址结合所述LPC总线的事务类型，确定此次操作方式；第二个LPC数据帧发送LPC数据，解析出当前LPC数据的事务类型，当前地址和数据，对该数据进行转换。

7.根据权利要求6所述的数据转换方法，其特征在于，对数据进行转换时，当LPC数据总线的总线宽度和DPRam的数据总线宽度不一致时，对LPC数据进行拼接或拆分，满足DPRam的数据总线宽度。

8.根据权利要求7所述的数据转换方法，其特征在于，在对所述DPRam进行读写访问时，具体的访问数据宽度和读写类型由所述的LPC事务类型和操作类型决定。

9.根据权利要求8所述的数据转换方法，其特征在于，在对DPRam进行读写操作的操作周期与LPC的帧数据周期同步结束，在LPC数据帧结束时，对DPRam的读写操作也同步完成。

10.根据权利要求9所述的数据转换方法，其特征在于，在FPGA内部加入读写保护机制，在一个LPC数据帧内，当到达预定时间后强行终止当前的LPC数据帧。