CN212032138U - 读写转换电路以及存储器 - Google Patents

Abstract

本实用新型实施例提供一种读写转换电路以及存储器，读写转换电路包括：读写转换模块，响应于读写控制信号以进行读写操作，以使所述本地数据线以及所述本地互补数据线与所述全局数据线之间进行数据传输，且在所述读写操作期间，所述本地数据线与所述本地互补数据线的数据信号相位相反；控制模块，与读写转换模块连接，响应于读写速度配置信号以输出可变的所述读写控制信号，以控制所述读写转换模块的读写操作的速度可变。本实用新型实施例中的读写转换电路的读写操作的速度可以变化，有利于改善存储器的性能。

Description

读写转换电路以及存储器

技术领域

本实用新型实施例涉及半导体技术领域，特别涉及一种读写转换电路以及存储器。

背景技术

动态随机存取存储器(Dynamic Random Access Memory，DRAM)是计算机中常用的半导体存储器件，由许多重复的存储单元组成。每个存储单元通常包括电容器和晶体管，晶体管的栅极与字线相连、漏极与位线相连、源极与电容器相连，字线上的电压信号能够控制晶体管的打开或关闭，进而通过位线读取存储在电容器中的数据信息，或者通过位线将数据信息写入到电容器中进行存储。

DRAM可以分为双倍速率同步(Double Data Rate，DDR)动态随机存储器、GDDR(Graphics Double Data Rate)动态随机存储器、低功耗双倍速率同步(Low Power DoubleData Rate，LPDDR)动态随机存储器。随着DRAM应用的领域越来越多，如DRAM越来越多的应用于移动领域，用户对于DRAM功耗指标的要求越来越高。

然而，目前的DRAM性能仍有待提高。

实用新型内容

本实用新型实施例解决的技术问题为提供一种读写转换电路以及存储器，使得读写转换电路的读写操作的速度可变，以改善存储器的性能。

为解决上述问题，本实用新型实施例提供一种读写转换电路，其特征在于，包括：读写转换模块，响应于读写控制信号以进行读写操作；控制模块，与所述读写转换模块连接，响应于读写速度配置信号以输出可变的所述读写控制信号，以控制所述读写转换模块的读写操作的速度可变。

另外，还包括：速度配置模块，与所述控制模块连接，用于向所述控制模块输出所述读写速度配置信号。

另外，所述读写控制信号包括读取控制信号以及写入控制信号，所述读写转换模块响应于所述读取控制信号以进行读取操作，响应于所述写入控制信号以进行写入操作；所述速度配置模块包括：读取速度配置单元，用于向所述控制模块输出所述读写速度配置信号中的读取速度配置信号，以使所述控制模块响应于所述读取速度配置信号输出可变的所述读取控制信号，以控制所述读取操作的速度可变；写入速度配置单元，用于向所述控制模块输出所述读写速度配置信号中的写入速度配置信号，以使所述控制模块响应于所述读取速度配置信号输出可变的写入控制信号，以控制所述写入操作的速度可变。

另外，还包括：本地数据线、本地互补数据线以及全局数据线；在所述读写操作期间，所述本地数据线以及所述本地互补数据线与所述全局数据线之间进行数据传输，且所述本地数据线与所述本地互补数据线的数据信号相位相反。

另外，所述读写转换模块包括：本地读写单元，响应于所述读写控制信号中的本地读写控制信号以进行本地读写操作；所述控制模块包括：本地控制单元，响应于所述读写速度配置信号中本地读写速度配置信号，以输出可变的所述本地读写控制信号，控制所述本地读写单元的本地读写操作的速度可变。

另外，所述读写转换电路还包括：本地速度配置模块，与所述本地控制单元连接，用于向所述本地控制单元输出所述本地读写速度配置信号。

另外，所述读写转换电路还包括：敏感放大器，所述敏感放大器经由所述本地数据线以及所述本地互补数据线与所述本地读写单元连接，用于感测位线电压。

另外，同一所述本地读写单元经由所述本地数据线以及所述本地互补数据线与多个所述敏感放大器连接。

另外，所述读写转换模块包括：全局读写单元，响应于所述读写控制信号中的全局读写控制信号以进行全局读写操作；所述控制模块包括：全局控制单元，响应于所述读写速度配置信号中的全局读写速度配置信号，以输出可变的所述全局读写控制信号，以控制所述全局读写单元的全局读写操作的速度可变。

另外，所述读写转换电路还包括：全局速度配置模块，与所述全局控制单元连接，用于向所述全局控制单元输出所述全局读写速度配置信号。

另外，所述本地读写单元包括：本地放大器，连接在所述本地数据线以及所述本地互补数据线之间，用于对所述本地数据线的数据以及所述本地互补数据线的数据放大。

另外，所述本地放大器包括：第一反相器，所述第一反相器的输入端与所述本地数据线电连接，所述第一反相器的输出端与所述本地互补数据线电连接；第二反相器，所述第二反相器的输入端与所述第一反相器的输出端以及所述本地互补数据线电连接，所述第二反相器的输出端与所述第一反相器的输入端以及所述本地数据线电连接。

另外，所述第一反相器包括：第一PMOS管以及第一NMOS管，所述第一PMOS管栅极以及所述第一NMOS管栅极连接且作为所述第一反相器的输入端，所述第一PMOS管源极与工作电源连接，所述第一PMOS管漏极与所述第一NMOS管漏极连接且作为所述第一反相器的输出端；所述第二反相器包括：第零PMOS管以及第零NMOS管，所述第零PMOS管栅极与所述第零NMOS管栅极连接且作为所述第二反相器的输入端，所述第零PMOS管源极与工作电源连接，所述第零PMOS管漏极与所述第零NMOS管漏极连接且作为所述第二反相器的输出端。

另外，所述本地读写单元包括本地读取转换电路，用于响应于所述本地读写控制信号中的本地读取控制信号，将所述本地数据线以及所述本地互补数据线的数据传输至所述全局数据线；所述本地读取转换电路包括：第三NMOS管以及第四NMOS管；所述第三NMOS管漏极与所述全局数据线连接，所述第三NMOS管栅极与所述本地互补数据线连接，所述第三NMOS管源极与所述第四NMOS管漏极连接；所述第四NMOS管栅极接收所述本地读取控制信号中的本地读信号，源极接地。

另外，所述读写转换电路还包括：全局互补数据线，且在所述读取操作期间，所述全局互补数据线与所述全局数据线的数据信号相位相反；所述本地读取转换电路还包括：第八NMOS管以及第九NMOS管；所述第八NMOS管漏极与所述全局互补数据线连接，所述第八NMOS管栅极与所述本地数据线连接，所述第八NMOS管源极与所述第九NMOS管漏极连接；所述第九NMOS管栅极接收所述本地读信号，源极接地。

另外，所述本地读写单元包括：本地写入转换电路，用于响应于所述本地读写控制信号中的本地写入控制信号，将所述全局数据线的数据传输至所述本地数据线以及所述本地互补数据线；所述本地写入转换电路包括：第五NMOS管、第六NMOS管以及第七NMOS管；所述第五NMOS管漏极与所述本地互补数据线连接，所述第五NMOS管栅极与所述第七NMOS管源极连接，所述第五NMOS管源极与所述第六NMOS管漏极连接；所述第六NMOS管栅极接收所述本地写入控制信号中的本地写信号，源极接地；所述第七NMOS管漏极与所述本地数据线连接，栅极接收所述本地写信号。

另外，所述读写转换电路还包括：全局互补数据线，且在所述读写操作期间，所述全局互补数据线与所述全局数据线的数据信号相位相反；所述本地写入转换电路还包括：第十NMOS管、第十一NMOS管以及第十二NMOS管；所述第十NMOS管漏极与所述本地数据线连接，所述第十NMOS管栅极与所述第十二NMOS管源极连接且与所述全局互补数据线连接，所述第十NMOS管源极与所述第十一NMOS管漏极连接；所述第十一NMOS管栅极接收所述本地写信号，源极接地；所述第十二NMOS管漏极与所述本地互补数据线连接，栅极接收所述本地写信号。

另外，所述本地读写单元还包括：预充电电路，所述预充电电路连接在所述本地数据线与所述本地互补数据线之间，用于响应预充电控制信号，对所述本地数据线以及所述本地互补数据线进行预充电。

另外，所述预充电电路包括：第三PMOS管、第四PMOS管以及第五PMOS管，所述第三PMOS管栅极、所述第四PMOS管栅极以及所述第五PMOS管栅极接收预充电控制信号；所述第三PMOS管源极以及所述第四PMOS管源极接工作电源，所述第三PMOS管漏极与所述本地数据线电连接；所述第四PMOS管漏极与本地互补数据线电连接；所述第五PMOS管响应于所述预充电控制信号电连接所述本地数据线和所述本地互补数据线。

相应的，本实用新型实施例还提供一种存储器，包括上述的读写转换电路。

与现有技术相比，本实用新型实施例提供的技术方案具有以下优点：

本实用新型实施例提供一种结构性能优越的读写转换电路，包括响应于读写控制信号进行读写操作的读写转换模块，响应于读写速度配置信号以输出可变的读写控制信号的控制模块，以控制读写转换模块的读写操作的速度可变。由于控制模块输出的读写控制信号为可变的，因此使得读写转换模块接收该可变的读写控制进行的读写操作的速度也是可变的，从而使得读写转换电路的读写操作的速度可以被配置。相较于读写转换电路的读写操作的速度固定而言，本实用新型实施例提供的读写转换电路能够根据实际需求对读写操作的速度进行调整，以使得读写转换电路能够得到更广泛的应用，如不仅能够应用于低速读写操作的场景，还能够应用于高速读写操作的场景；此外，采用本实用新型实施例提供的读写转换电路，当无需进行高速读写操作时，可调整为低速读写操作，从而避免了高速读写操作带来的功耗大的问题。因此，本实用新型实施例提供的读写转换电路的性能得到改善。

另外，读写转换模块包括本地读写单元，且控制模块包括本地控制单元，响应于读写速度配置信号中本地读写速度配置信号，以输出可变的本地读写控制信号，控制本地读写单元的本地读写操作的速度可变。如此，本实用新型实施例提供的读写转换电路的本地读写操作的速度可配置。

另外，读写转换模块包括全局读写单元，控制模块包括：局控制单元，响应于读写速度配置信号中的全局读写速度配置信号，以输出可变的全局读写控制信号，以控制全局读写单元的全局读写操作的速度可变。如此，本实用新型实施例提供的读写转换电路的全局读写操作的速度可配置。

另外，本地读写单元包括：本地放大器，连接在本地数据线以及本地互补数据线之间，用于对本地数据线的数据以及本地互补数据线的数据放大。本地放大器有利于加速区分本地数据线以及本地互补数据线，不仅有利于提高本地读写操作的速度，且还有利于降低本地数据线以及本地互补数据线对于敏感放大器的驱动需求，从而降低敏感放大器的设计难度。

附图说明

一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，附图中具有相同参考数字标号的元件表示为类似的元件，除非有特别申明，附图中的图不构成比例限制。

图1为本实用新型一实施例提供的读写转换电路；

图2为本实用新型另一实施例提供的一种读写转换电路；

图3为本实用新型另一实施例提供的另一种读写转换电路；

图4为本实用新型另一实施例提供的读写转换电路进行写入操作中高速写操作以及低速写操作对应的读写控制信号的时序图；

图5为本实用新型另一实施例提供的读写转换电路进行读取操作中高速读操作以及低速读操作对应的读写控制信号的时序图；

图6为本实用新型另一实施例提供的读写转换电路中本地读写单元的一种电路结构示意图；

图7为本实用新型另一实施例提供的读写转换电路中本地读写单元的另一种电路结构示意图。

具体实施方式

由背景技术可知，现有技术的DRAM性能仍有待提高。

本实用新型的实用新型人发现，现有技术中对同一DRAM而言，其读写操作的速度(包括读取速度以及写入速度)是固定不变的。由于DRAM的读写操作的速度已经固定了，难以实现DRAM在某一时期具有高读写操作的速度的需求；若将DRAM设计为具有固定的高读写操作的速度，那么对于在某一时期DRAM具有低读写操作的速度即可满足需求的情形来说，读写操作的速度高将带来DRAM功耗大的问题。也就是说，目前面临着存储器的读写操作的速度固定且功耗大的问题。

为解决上问题，本实用新型实施提供一种读写转换电路，包括读写转换模块和控制模块，控制模块响应于读写速度配置信号以输出可变的读写控制信号，从而控制读写转换模块的读写操作的速度可变。如此，本实用新型实施例可以实现对读写操作的速度的配置，以便于调整读写转换电路的读写操作的速度达到预期，且避免了读写转换电路产生不必要的功耗，从而改善读写转换电路的性能。

为使本实用新型实施例的目的、技术方案和优点更加清楚，下面将结合附图对本实用新型的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本实用新型各实施例中，为了使读者更好地理解本申请而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本申请所要求保护的技术方案。

图1为本实用新型一实施例提供的读写转换电路。

参考图1，本实施例中，读写转换电路包括：读写转换模块101，响应于读写控制信号以进行读写操作；控制模块102，与读写转换模块101连接，响应于读写速度配置信号以输出可变的读写控制信号，以控制读写转换模块101的读写操作的速度可变。

以下将结合附图对本实施例提供的读写转换电路进行详细说明。

本实施例中，读写转换电路还包括：本地数据线Ldat、本地互补数据线Ldat#、全局数据线Gdat，且在读写操作期间，本地数据线Ldat以及本地互补数据线Ldat#与全局数据线Gdat#之间进行数据传输，本地数据线Ldat与本地互补数据线Ldat#的数据信号相位相反。

本实施例中，读写转换电路读取的数据或者写入的数据信号都是成对的，每对数据信号包括两个数据，在进行读写操作过程中，这两个数据中的一个数据为高电平信号，另一数据为低电平信号，因此，读写转换电路至少包括一对本地数据线Ldat以及本地互补数据线Ldat#。具体地，读写转换电路在读取操作期间，数据经由本地数据线Ldat以及本地互补数据线Ldat#传输至全局数据线Gdat；读写转换电路在写入操作期间，数据经由全局数据线Gdat传输至本地数据线Ldat以及本地互补数据线Ldat#。

本地数据线Ldat也称为局部数据线(local data line)，本地互补数据线Ldat#也称为互补局部数据线；全局数据线Gdat也称为global data line。

本实施例中，读写转换电路的全局数据线Gdat为单端传输方式，即读写转换电路中未设置与全局数据线Gdat的数据信号相位互补的全局互补数据线。

需要说明的是，在其他实施例中，读写转换电路的全局数据线也可以为双端传输方式，即读写转换电路还包括全局互补数据线，且在读写操作期间，全局互补数据线与全局数据线的数据信号相位相反。

具体地，读写转换电路应用于存储器中，存储器包括列选择模块100，本地数据线Ldat通过列选择模块100与位线BL连接，本地互补数据线Ldat#通过列选择模块100与互补位线BL#连接。通过列选择模块100选中进行读取操作或者写入操作的存储单元，相应的，与该选中的存储单元连接的位线BL与本地数据线Ldat之间传输信号，与该选中的存储单元连接的互补位线BL#与本地互补数据线Ldat#之间传输信号。

在读取操作期间，读写转换模块101将本地数据线Ldat以及本地互补数据线Ldat#的数据传输至全局数据线Gdat；在写入操作期间，读写转换模块101将全局数据线Gdat的数据传输至本地数据线Ldat以及本地互补数据线Ldat#。

读写控制信号包括：列选择信号、本地读写控制信号以及全局读写控制信号，本地读写控制信号用于控制读写转换模块101进行本地读写操作，全局读写控制信号用于控制读写转换模块101进行全局读写操作。

读写控制信号的速率影响着读写转换电路的读写操作的速度。例如，读写控制信号的速率越快，相应读写操作的速度也越快；读写控制信号的速率越慢，相应读写操作的速度也越慢。

读写控制信号由控制模块102提供，且控制模块102输出的读写控制信号为可变的，具体包括，读写控制信号的速率可变。读写速度配置信号与读写操作的期望速度有关，当读写操作的速度非期望速度时，控制模块102输出的读写控制信号发生变化，即读写控制信号的速率发生变化，使得读写转换模块101响应于变化后的读写控制信号进行的读写操作的速度发生变化，因而保证读写操作的读写速度为期望速度。

例如，读写转换模块101响应于第一读写控制信号进行的读写操作的速度较期望速度低时，控制模块102响应于读写速度配置信号以输出第二读写控制信号，使读写转换模块101的读写操作速度增加至期望速度；读写转换模块101响应于第三读写控制信号进行的读写操作的速度较期望速度高时，控制模块102响应于读写速度配置信号以输出第四读写控制信号，使读写转换模块101的读写操作速度降低至期望速度。

由于读写转换模块101的读写操作的速度可变，因而可以根据实际性能需求调整读写转换模块101的读写操作的速度，如提高读写操作中数据传输的速度或者降低读写操作中数据传输的速度，在满足不同读写性能需求的同时，能够减小不必要的功耗。

本实施例中，读写转换电路还可以包括：速度配置模块103，与控制模块102连接，用于向控制模块102输出读写速度配置信号。如此，将速度配置模块103集成在读写转换电路中，有利于减小读写速度配置信号传输至控制模块102中的传输路径，进一步的提高控制模块102的响应速度，以便于控制模块102更及时的输出调整后的读写控制信号，因而能够更快的实现改变读写转换模块101读写操作的速度的目的。

读写控制信号包括读取控制信号以及写入控制信号，读写转换模块101响应于读取控制信号以进行读取操作，响应于写入控制信号以进行写入操作。本实施例中，控制模块102响应于读写速度配置信号以输出可变的读取控制信号，以控制读写转换模块101的读取操作的速度可变；控制模块102还响应于读写速度配置信号以输出可变的写入控制信号，以控制读写转换模块101的写入操作的速度可变。

相应的，读写速度配置信号包括读取速度配置信号以及写入速度配置信号；速度配置模块103包括：读取速度配置单元113，用于向控制模块102输出读写速度配置信号中的读取速度配置信号，以使控制模块102响应于读取速度配置信号输出可变的读取控制信号，以控制读取操作的速度可变；写入速度配置单元123，用于向控制模块102输出读写速度配置信号中的写入速度配置信号，以使控制模块响应于读取速度配置信号输出可变的写入控制信号，以控制写入操作的速度可变。

需要说明的是，速度配置模块还可以包括本地速度配置模块和全局速度配置模块。本地速度配置模块用于向控制模块输出本地读写速度配置信号，以控制读写转换模块的本地读写操作的速度可变；全局速度配置模块用于向控制模块输出全局读写速度配置信号，以控制读写转换模块的全局读写操作的速度可变。

还需要说明的是，在其他实施例中，速度配置模块也可以由读写转换电路之外的其他电路提供。

本实施例提供的读写转换电路，控制模块101输出可变的读写控制信号，使得读写转换模块101的读写操作的速度可变，从而使得读写转换电路的应用场景更广，如既可进行高速读写操作又能进行低速读写操作，并且，避免了长时间处于高速读写操作状态而带来的功耗大的问题。

本实用新型另一实施例还提供一种读写转换电路，该读写转化电路与前一实施例提供的读写转换电路大致相同，区别在于：本实施例中对读写转换模块以及控制模块进行了更详细的说明。以下将结合附图对本实施例提供的读写转化电路进行详细说明，与前一实施例相同或相应的部分，可参考前一实施例的详细描述。

图2为本实用新型另一实施例提供的一种读写转换电路。

参考图2，读写转换电路包括：本地数据线Ldat、本地互补数据线Ldat#、全局数据线Gdat以及全局互补数据线Gdat#；读写转换模块201以及控制模块202，读写转换模块201响应于读写控制信号以进行读写操作，以使本地数据线Ldat以及本地互补数据线Ldat#与全局数据线Gdat以及全局互补数据线Gdat#之间进行数据传输，且在读写操作期间，本地数据线Ldat与本地互补数据线Ldat#的数据信号相位相反，全局数据线Gdat与全局互补数据线Gdat#的数据信号相位相反。

需要说明的是，在其他实施例中，读写转换电路也可以不设置全局互补数据线。

本实施例中，读写转换模块201包括：本地读写单元211，响应于读写控制信号中的本地读写控制信号以进行本地读写操作。其中，本地读写控制信号包括本地读信号Rd、本地放大使能信号。

相应的，控制模块202包括：本地控制单元212，响应于读写速度配置信号中本地读写速度配置信号，以输出可变的本地读写控制信号，控制本地读写单元211的本地读写操作的速度可变。

如此，读写转换电路中的本地读写操作的速度可变。具体地，本地读写操作中的本地读取操作的速度可变，本地读写操作中的本地写入操作的速度可变。例如，本地读取操作可由高速读取降低为低速读取，或者，由低速读取提高为高速读取；本地写入操作可由高速写入降低为低速写入，或者，由低速写入提高为高速写入。由于本地读写操作的速度可变，可根据实际需求调整本地读写操作的速度，从而在满足数据传输速度需求的同时，保证读写转换电路具有低功耗的优势。

本实施例中，读写转换电路还可以包括：本地速度配置模块213，与本地控制单元212连接，用于向本地控制单元212输出本地读写速度配置信号，使本地控制单元212输出的本地读写控制信号可调。

需要说明的是，在其他实施例中，也可以由外部电路向本地控制单元提供本地读写速度配置信号，即读写转换电路无需本地速度配置模块。

读写转换电路还可以包括：敏感放大器214，敏感放大器214经由本地数据线Ldat以及本地互补数据线Ldat#与本地读写单元211连接，用于感测位线BL以及互补位线BL#的电压。

位线BL经由敏感放大器214与本地数据线Ldat连接，互补位线BL#经由敏感放大器214与本地互补数据线Ldat#连接。

本实施例中，敏感放大器214接收列选择信号CSL。敏感放大器214包括2个NMOS管(未标示)，且NMOS管的栅极接收列选择信号CSL，一NMOS管响应于列选择信号CSL连接位线BL与本地数据线Ldat，另一NMOS管响应于列选择信号CSL连接互补位线BL#与本地互补数据线Ldat#。

可以理解的是，在其他实施例中，敏感放大器可以包括任意数量个晶体管，如可包括多个NMOS管和/或多个PMOS管。任意可实现敏感放大功能的器件均可以作为敏感放大器。

其中，位线BL与存储晶体管(未标示)连接，该存储晶体管的栅极与字线WL连接，存储晶体管的一端与位线BL连接，另一端经由电容(未标示)接电压Vplate。互补位线BL#与控制晶体管(未标示)连接，该控制晶体管的一端与互补位线BL#连接，另一端接电压Vplate。

此外，同一本地读写单元211可经由本地数据线Ldat以及本地互补数据线Ldat#与多个敏感放大器214连接。为方便图示和说明，图2中仅示出了一个敏感放大器214。

本实施例中，读写转换电路应用于存储器中，写入数据路径包括：从本地读写单元211经所述本地数据线Ldat以及所述本地互补数据线Ldat#到敏感放大器，再经由敏感放大器214到位线BL以及互补位线BL#；读取数据路径包括：从位线经敏感放大器214到本地数据线Ldat以及本地互补数据线Ldat#，再经由本地数据线Ldat以及本地互补数据线Ldat#到本地读写单元211。

本实施例中，读写转换模块201还包括：全局读写单元221，响应于读写控制信号中的全局读写控制信号以进行全局读写操作。

控制模块202包括：全局控制单元222，响应于读写速度配置信号中的全局读写速度配置信号，以输出可变的全局读写控制信号，以控制全局读写单元221的全局读写操作的速度可变。如此，读写转换电路中的全局读写操作的速度可变。具体地，全局读写操作中的全局读取操作的速度可变，全局读写操作中的全局写入操作的速度可变。

也就是说，本实施例中，不仅本地读写操作的速度可变，全局读写操作的速度也是可变的。

需要说明的是，在其他实施例中，控制模块可以仅包括本地控制单元或者全局控制单元中的一者，相应的，则仅有本地读写操作的速度可变或者仅有全局读写操作的速度可变。

相应的，读写转换电路还可以包括：全局速度配置模块223，与全局控制单元222连接，用于向全局控制单元222输出全局读写速度配置信号。

其中，本地速度配置模块213以及全局速度配置模块223可集成于同一速度配置模块203中，该速度配置模块203用于向本地控制单元212输出本地读写速度配置信号，且还用于向全局控制单元222输出全局读写速度配置信号。

可以理解的是，在其他实施例中，也可以由外部电路向全局控制单元提供全局读写速度配置信号，即读写转换电路无需全局速度配置模块。

图3为另一实施例提供的另一种读写转换电路。如图3所示，在另一例子中，读写转换电路还可以包括：读取速度配置单元243，用于向本地控制单元212以及全局控制单元222输出读写速度配置信号中的读取速度配置信号，以使本地控制单元212响应于读取速度配置信号输出可变的本地读取控制信号，以控制本地读取操作的速度可变，以使全局控制单元222响应于读取速度配置信号输出可变的全局读取控制信号，以控制全局读取操作的速度可变；写入速度配置单元253，用于向本地控制单元212以及全局控制单元222输出读写速度配置信号中的写入速度配置信号，以使本地控制单元212响应于写入速度配置信号输出可变的本地写入控制信号，以控制本地写入操作的速度可变，使全局控制单元222响应于写入速度配置信号输出可变的全局写入控制信号，以控制全局写入操作的速度可变。读取速度配置单元243和写入速度配置单元253可集成于同一速度配置模块203中，该速度配置模块203的描述可参考前述实施例。

对于具有全局读写单元221的读写转换电路而言，写入数据路径包括：经由全局读写单元221到全局数据线Gdat以及全局互补数据线Gdat#，再经由全局数据线Gdat以及全局互补数据线Gdat#传输到本地读写单元211；从本地读写单元211经本地数据线Ldat以及本地互补数据线Ldat#到敏感放大器214，再经由敏感放大器214到位线BL和互补位线BL#。

对于具有全局读写单元221的读写转换电路而言，读取数据路径包括：从位线BL和互补位线BL#经敏感放大器214到本地数据线Ldat以及本地互补数据线Ldat#，再经由本地数据线Ldat以及本地互补数据线Ldat#到本地读写单元211；再经由本地读写单元211到全局数据线Gdat以及全局互补数据线Gdat#；经由全局数据线Gdat以及全局互补数据线Gdat#到全局读写单元221。

本实施例中，本地读写单元211包括本地读取转换电路2111，用于响应于本地读写控制信号中的本地读取控制信号，将本地数据线Ldat以及本地互补数据线Ldat#的数据传输至全局数据线Gdat以及全局互补数据线Gdat#。

控制模块202输出本地读取控制信号，且控制模块202响应于读写速度配置信号输出可变的本地读取控制信号，以调整本地读取转换电路2111的读取速度，进而使得读写转换模块201的本地读取操作的速度可变。

本地读写单元211还包括：本地写入转换电路2112，用于响应于本地读写控制信号中的本地写入控制信号，将全局数据线Gdat以及全局互补数据线Gdat#的数据传输至本地数据线Ldat以及本地互补数据线Ldat#。

控制模块202输出本地写入控制信号，且控制模块202响应于读写速度配置信号输出可变的本地写入控制信号，以调整本地写入转换电路2112的写入速度，进而使得读写转换模块201的本地写入操作的速度可变。

本地读写单元211还包括：本地放大器2113，连接在本地数据线Ldat以及本地互补数据线Ldat#之间，用于对本地数据线Ldat的数据以及本地互补数据线Ldat#的数据放大。

控制模块202输出可变的本地读取控制信号或者本地写入控制信号，使得本地放大器2113的放大速度可变，从而也在一定程度上能够改变读写转换模块201的本地读取操作以及本地写入操作的速度。

本地放大器2113构成了对本地数据线Ldat信号放大以及本地互补数据线Ldat#信号放大的电路，有助于加速区分本地数据线Ldat与本地互补数据线Ldat#，从而提高数据信号传输的速度，改善数据读写速度。此外，由于本地数据线Ldat和本地互补数据线Ldat#的数据信号得到放大，使得本地数据线Ldat和本地互补数据线Ldat#对于存储器中的敏感放大器的驱动能力的需求降低，因而即使敏感放大器的面积逐渐减小，该敏感放大器对于本地数据线Ldat和本地互补数据线Ldat#而言仍具有足够的驱动能力，以便于在满足器件微型化发展趋势的同时，保证该读写转换电路具有良好的电学性能，进而提高包含该读写转换电路的存储器的存储性能。

全局读写单元221包括灵敏放大器2211、预充电单元2212以及写驱动单元2213。灵敏放大器2211可作全局数据线Gdat以及全局互补数据线Gdat#的数据信号进行放大，预充电单元2212可对全局数据线Gdat以及全局互补数据线Gdat#进行预充电。

控制模块202输出可变的全局读取控制信号，从而调整全局读写单元221的全局读取操作的速度或者全局写入操作的速度，如调整灵敏放大器2211的放大速度、预充电单元2212的预充电速度以及写驱动单元2213的驱动速度，以便于实现读写转换模块201的全局读写操作的速度改变的目的。

本实施例中，读写转换电路还可以包括：预充电电路(未图示)，预充电电路连接在本地数据线Ldat与本地互补数据线Ldat#之间，用于响应预充电控制信号，对本地数据线Ldat以及本地互补数据线Ldat#进行预充电。

图4为本实施例提供的读写转换电路进行写入操作中高速写操作以及低速写操作对应的读写控制信号的时序图；图5为本实施例提供的读写转换电路进行读取操作中高速读操作以及低速读操作对应的读写控制信号的时序图；图4及图5中还示意出了位线/互补位线信号(BL/BL#)、全局数据线/全局互补数据线信号(Gdat/Gdat#)、本地数据线/本地互补数据线信号(Ldat/Ldat#)。可以理解的是，高速以及低速是相对而言的。

参考图4，进行写入操作时，读写控制信号包括：全局写控制信号、列选择信号CSL、本地写信号Wr以及本地放大使能。可以理解的是，在进行低速写操作时，本地放大使能的电平可以为0，因此低速写操作对应未示意出本地放大使能的时序图。

由图4不难发现，在从高速写操作变化为低速写操作时，读写控制信号的速率变慢，全局数据线Gdat以及全局互补数据线Gdat#的数据传输速率变慢，本地数据线Ldat以及本地互补数据线Ldat#的数据传输速率变慢。从低速写操作变化为高速写操作时，读写控制信号的速率变快，全局数据线Gdat以及全局互补数据线Gdat#的数据传输速率变快，本地数据线Ldat以及本地互补数据线Ldat#的数据传输速率变快。

此外，图4中仅示出了单个时钟周期内各读写控制信号的时序图，从整个时钟周期来看，低速写操作变为高速写操作，对应的读写控制信号中的写控制信号的速率变快，高速写操作变为低速写操作，对应的读写控制信号中的写控制信号的速率变慢。

参考图5，进入读取操作时，读写控制信号包括：列选择信号CSL、本地读信号Rd、全局放大使能、全局预充电信号、以及本地放大使能。可以理解的是，在进行低速读操作时，本地放大使能的电平可以为0，因此低速读操作对应未示意出本地放大使能的时序图。由图5不难发现，在从高度读操作变化为低速读操作时，读写控制信号的速率变慢，本地数据线Ldat以及本地互补数据线Ldat#的数据传输速率变慢，全局数据线Gdat以及全局互补数据线Gdat#的数据传输速率变慢；从低速读操作变化为高速读操作时，读写控制信号的速率变快，本地数据线Ldat以及本地互补数据线Ldat#的数据传输速率变快，全局数据线Gdat以及全局互补数据线Gdat#的数据传输速率变快。

图5中仅示出了单个时钟周期内各读写控制信号的时序图，从整个时钟周期来看，低速读操作变为高速读操作，对应的读写控制信号中的读控制信号的速率变快，高速读操作变为低速写操作，对应的读写控制信号中的读控制信号的速率变慢。

需要说明的是，图4及图5中仅示出了常见的几种影响读写操作速度的读写控制信号，在实际电路中，根据电路设计的不同，还可能会存在其他影响读写操作速度的读写控制信号。

以下将结合附图对本实施例提供的读写转换单路中本地读写单元的电路结构进行具体说明。

图6为本实施例提供的读写转换电路中本地读写单元的一种电路结构示意图；图7为本实施例提供的读写转换电路中本地读写单元的另一种电路结构示意图。

参考图6，全局数据线Gdat为单传输方式，即读写转换电路不包含全局互补数据线。本地读写单元211包括本地读取转换电路2111，用于响应于本地读写控制信号中的本地读取控制信号，将本地数据线Ldat以及本地互补数据线Ldat#的数据传输至全局数据线Gdat。

本实施例中，本地读取转换电路2111包括：第三NMOS管MN3以及第四NMOS管MN4；第三NMOS管MN3漏极与全局数据线Gdat连接，第三NMOS管MN3栅极与本地互补数据线Ldat#连接，第三NMOS管MN3源极与第四NMOS管MN4漏极连接；第四NMOS管MN4栅极接收本地读取控制信号中的本地读信号Rd，源极接地。

可以理解的是，本地读取转换电路2111也可以为其他合适的变形电路，例如，第四NMOS管的栅极与本地互补数据线连接，第三NMOS管的栅极接收本地读信号。

在另一例子中，如图7所示，全局数据线Gdat也可以为双传输方式，即读写转换电路包括全局数据线Gdat以及全局互补数据线Gdat#，且在读取操作期间，全局互补数据线Gdat与全局数据线Gdat#的数据信号相位相反，相应的，本地读取转换电路2111除包括上述的第三NMOS管MN3以及第四NMOS管MN4外，还包括：第八NMOS管MN8以及第九NMOS管MN9；第八NMOS管MN8漏极与全局互补数据线Gdat#连接，第八NMOS管MN8栅极与本地数据线Ldat连接，第八NMOS管MN8源极与第九NMOS管MN9漏极连接；第九NMOS管MN9栅极接收本地读信号Rd，源极接地。

所述本地读写单元211包括：本地写入转换电路2112，用于响应于本地读写控制信号中的本地写入控制信号，将全局数据线Gdat的数据传输至本地数据线Ldat以及本地互补数据线Ldat#。

本实施例中，本地写入转换电路2112包括：第五NMOS管MN5、第六NMOS管MN6以及第七NMOS管MN7；第五NMOS管MN5漏极与本地互补数据线Ldat#连接，第五NMOS管MN5栅极与第七NMOS管MN7源极连接，第五NMOS管MN5源极与第六NMOS管MN6漏极连接；第六NMOS管MN6栅极接收本地写入控制信号中的本地写信号Wr，源极接地；第七NMOS管MN7漏极与本地数据线Ldat连接，栅极接收本地写信号Wr。

在另一例子中，如图7所示，读写转换电路211还包括：全局互补数据线Gdat#，且在读取操作期间，全局互补数据线Gdat#与全局数据线Gdat的数据信号相位相反；本地写入转换电路2112除包括上述的第五NMOS管MN5、第六NMOS管MN6以及第七NMOS管MN7外，还包括：第十NMOS管MN10、第十一NMOS管MN11以及第十二NMOS管MN12；第十NMOS管MN10漏极与本地数据线Ldat连接，第十NMOS管MN10栅极与第十二NMOS管MN12源极连接且与全局互补数据线Gdat#连接，第十NMOS管MN10源极与所述第十一NMOS管MN11漏极连接；第十一NMOS管MN11栅极接收本地写信号Wr，源极接地；第十二NMOS管MN12漏极与本地互补数据线Ldat#连接，栅极接收本地写信号Wr。

本地放大器包括2113：第一反相器，所述第一反相器的输入端与所述本地数据线电连接，所述第一反相器的输出端与所述本地互补数据线电连接；第二反相器，所述第二反相器的输入端与所述第一反相器的输出端以及所述本地互补数据线电连接，所述第二反相器的输出端与所述第一反相器的输入端以及所述本地数据线电连接。

具体地，第一反相器包括：第一PMOS管MP1以及第一NMOS管MN1，第一PMOS管MP1栅极以及第一NMOS管MN1栅极电连接且作为第一反相器的输入端in1，第一PMOS管MP1源极与工作电源VDD连接，第一PMOS管MP1漏极与第一NMOS管MN1漏极连接且作为第一反相器的输出端out1。

第二反相器包括：第零PMOS管MP0以及第零NMOS管MN0，第零PMOS管MP0栅极与第零NMOS管MN0栅极连接且作为第二反相器的输入端in2，第零PMOS管MP0源极与工作电源VDD连接，第零PMOS管MP0漏极与第零NMOS管MN0漏极连接且作为第二反相器的输出端out2。

第一PMOS管MP1、第一NMOS管MN1、第零PMOS管MP0以及第零NMOS管MN0构成本地放大器2113。

此外，本地放大器2113还包括：使能NMOS管mn，第一反相器以及第二反相器还与使能NMOS管mn漏极连接，且使能NMOS管mn的漏极接地，栅极接收本地使能信号En。具体地，第一NMOS管MN1源极以及第零NMOS管MN0源极与第六NMOS管MN6漏极连接。

由于本地放大器2113的设置，使得数据从位线BL传输至本地数据线Ldat的传输速度得到提升，数据从互补位线BL#传输到本地互补数据线Ldat#的传输速度得到提升，存储器对敏感放大器的驱动需求降低。具体地，以位线BL的数据为高电平，互补位线BL#的数据为低电平为例，由于第一反相器的第一输入端in1连接第二反相器的第二输出端out2，第一反相器的第一输出端out1连接第二反相器的第二输入端in2，在位线BL以及互补位线BL#传输至本地数据线Ldat以及本地互补数据线Ldat#期间，本地放大器包括2113的设置会使得具备更低电压的本地互补数据线Ldat#更快速地下拉到“0”，或者使得具备更高电压地本地数据线Ldat更快速地上拉到“1”。因此，本地数据线Ldat被上拉的速度得到提高，本地互补数据线Ldat#被下拉的速度也得到提高，因而本地数据线Ldat以及本地互补数据线Ldat#对敏感放大器的驱动需求降低。

同时，由于本地数据线Ldat和本地互补数据线Ldat#可以更快速地达到高电平或低电平，则可以更早地将本地数据线Ldat和本地互补数据线Ldat#传输至全局数据线Gdat和全局互补数据线Gdat#，这样在读出数据时，数据从本地数据线Ldat以及本地互补数据线Ldat#传输至全局数据线Gdat以及全局互补数据线Gdat#的速度得以提高。

相应的，在写入期间，本地放大器包括2113也能对本地数据线Ldat以及本地互补数据线Ldat#起到放大的作用，提升数据从全局数据线Gdat以及全局互补数据线Gdat#传输至本地数据线Ldat以及本地互补数据线Ldat#的速度。

本实施例中，预充电电路包括：第三PMOS管MP3、第四PMOS管MP4以及第五PMOS管MP5；第三PMOS管MP3栅极、第四PMOS管MP4栅极以及第五PMOS管MP5栅极接收预充电控制信号Eq；第三PMOS管MP3源极以及第四PMOS管MP4源极接工作电源VDD，第三PMOS管MP3漏极与本地数据线Ldat电连接；第四PMOS管MP4漏极与本地互补数据线Ldat#电连接；第五PMOS管MN5响应于预充电控制信号Eq电连接本地数据线Ldat和本地互补数据线Ldat#。控制模块202响应于读写速度配置信号输出读写控制信号，以改变本地读取转换电路2111的数据读取速率或者本地写入转换电路2112的数据写入速率等，从而调整读写转换电路的读写操作的速度。

本实施例提供的读写转换电路，既可以调整本地读写操作的速度，又可以调整全局读写操作的速度，从而使得读写转换电路的读写操作速度调整的便捷性得到进一步的提高。

相应的，本实用新型实施例提供一种存储器，包括上述的读写转换电路。

该存储器可以为DRAM，SRAM，MRAM，FeRAM，PCRAM，NAND，NOR等存储器。如前述分析可知，本实施例提供的存储器具有数据传输速度可变的优势，且对于敏感放大器的驱动能力的需求低，有利于满足器件微型化的发展趋势。

本领域的普通技术人员可以理解，上述各实施方式是实现本实用新型的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本实用新型的精神和范围。任何本领域技术人员，在不脱离本实用新型的精神和范围内，均可作各自更动与修改，因此本实用新型的保护范围应当以权利要求限定的范围为准。

Claims (19)

1.一种读写转换电路，其特征在于，包括：

读写转换模块，响应于读写控制信号以进行读写操作；

控制模块，与所述读写转换模块连接，响应于读写速度配置信号以输出可变的所述读写控制信号，以控制所述读写转换模块的读写操作的速度可变。

2.如权利要求1所述的读写转换电路，其特征在于，还包括：速度配置模块，与所述控制模块连接，用于向所述控制模块输出所述读写速度配置信号。

3.如权利要求2所述的读写转换电路，其特征在于，所述读写控制信号包括读取控制信号以及写入控制信号，所述读写转换模块响应于所述读取控制信号以进行读取操作，响应于所述写入控制信号以进行写入操作；

所述速度配置模块包括：读取速度配置单元，用于向所述控制模块输出所述读写速度配置信号中的读取速度配置信号，以使所述控制模块响应于所述读取速度配置信号输出可变的所述读取控制信号，以控制所述读取操作的速度可变；

写入速度配置单元，用于向所述控制模块输出所述读写速度配置信号中的写入速度配置信号，以使所述控制模块响应于所述读取速度配置信号输出可变的写入控制信号，以控制所述写入操作的速度可变。

4.如权利要求1所述的读写转换电路，其特征在于，还包括：本地数据线、本地互补数据线以及全局数据线；在所述读写操作期间，所述本地数据线以及所述本地互补数据线与所述全局数据线之间进行数据传输，且所述本地数据线与所述本地互补数据线的数据信号相位相反。

5.如权利要求4所述的读写转换电路，其特征在于，所述读写转换模块包括：本地读写单元，响应于所述读写控制信号中的本地读写控制信号以进行本地读写操作；所述控制模块包括：本地控制单元，响应于所述读写速度配置信号中本地读写速度配置信号，以输出可变的所述本地读写控制信号，控制所述本地读写单元的本地读写操作的速度可变。

6.如权利要求5所述的读写转换电路，其特征在于，所述读写转换电路还包括：本地速度配置模块，与所述本地控制单元连接，用于向所述本地控制单元输出所述本地读写速度配置信号。

7.如权利要求5所述的读写转换电路，其特征在于，所述读写转换电路还包括：敏感放大器，所述敏感放大器经由所述本地数据线以及所述本地互补数据线与所述本地读写单元连接，用于感测位线电压。

8.如权利要求7所述的读写转换电路，其特征在于，同一所述本地读写单元经由所述本地数据线以及所述本地互补数据线与多个所述敏感放大器连接。

9.如权利要求4所述的读写转换电路，其特征在于，所述读写转换模块包括：全局读写单元，响应于所述读写控制信号中的全局读写控制信号以进行全局读写操作；所述控制模块包括：全局控制单元，响应于所述读写速度配置信号中的全局读写速度配置信号，以输出可变的所述全局读写控制信号，以控制所述全局读写单元的全局读写操作的速度可变。

10.如权利要求9所述的读写转换电路，其特征在于，所述读写转换电路还包括：全局速度配置模块，与所述全局控制单元连接，用于向所述全局控制单元输出所述全局读写速度配置信号。

11.如权利要求5所述的读写转换电路，其特征在于，所述本地读写单元包括：本地放大器，连接在所述本地数据线以及所述本地互补数据线之间，用于对所述本地数据线的数据以及所述本地互补数据线的数据放大。

12.如权利要求11所述的读写转换电路，其特征在于，所述本地放大器包括：第一反相器，所述第一反相器的输入端与所述本地数据线电连接，所述第一反相器的输出端与所述本地互补数据线电连接；第二反相器，所述第二反相器的输入端与所述第一反相器的输出端以及所述本地互补数据线电连接，所述第二反相器的输出端与所述第一反相器的输入端以及所述本地数据线电连接。

13.如权利要求12所述的读写转换电路，其特征在于，所述第一反相器包括：第一PMOS管以及第一NMOS管，所述第一PMOS管栅极以及所述第一NMOS管栅极连接且作为所述第一反相器的输入端，所述第一PMOS管源极与工作电源连接，所述第一PMOS管漏极与所述第一NMOS管漏极连接且作为所述第一反相器的输出端；所述第二反相器包括：第零PMOS管以及第零NMOS管，所述第零PMOS管栅极与所述第零NMOS管栅极连接且作为所述第二反相器的输入端，所述第零PMOS管源极与工作电源连接，所述第零PMOS管漏极与所述第零NMOS管漏极连接且作为所述第二反相器的输出端。

14.如权利要求5所述的读写转换电路，其特征在于，所述本地读写单元包括本地读取转换电路，用于响应于所述本地读写控制信号中的本地读取控制信号，将所述本地数据线以及所述本地互补数据线的数据传输至所述全局数据线；所述本地读取转换电路包括：

第三NMOS管以及第四NMOS管；所述第三NMOS管漏极与所述全局数据线连接，所述第三NMOS管栅极与所述本地互补数据线连接，所述第三NMOS管源极与所述第四NMOS管漏极连接；所述第四NMOS管栅极接收所述本地读取控制信号中的本地读信号，源极接地。

15.如权利要求14所述的读写转换电路，其特征在于，所述读写转换电路还包括：全局互补数据线，且在所述读取操作期间，所述全局互补数据线与所述全局数据线的数据信号相位相反；所述本地读取转换电路还包括：第八NMOS管以及第九NMOS管；所述第八NMOS管漏极与所述全局互补数据线连接，所述第八NMOS管栅极与所述本地数据线连接，所述第八NMOS管源极与所述第九NMOS管漏极连接；所述第九NMOS管栅极接收所述本地读信号，源极接地。

16.如权利要求5所述的读写转换电路，其特征在于，所述本地读写单元包括：本地写入转换电路，用于响应于所述本地读写控制信号中的本地写入控制信号，将所述全局数据线的数据传输至所述本地数据线以及所述本地互补数据线；所述本地写入转换电路包括：

第五NMOS管、第六NMOS管以及第七NMOS管；所述第五NMOS管漏极与所述本地互补数据线连接，所述第五NMOS管栅极与所述第七NMOS管源极连接，所述第五NMOS管源极与所述第六NMOS管漏极连接；所述第六NMOS管栅极接收所述本地写入控制信号中的本地写信号，源极接地；所述第七NMOS管漏极与所述本地数据线连接，栅极接收所述本地写信号。

17.如权利要求16所述的读写转换电路，其特征在于，所述读写转换电路还包括：全局互补数据线，且在所述读写操作期间，所述全局互补数据线与所述全局数据线的数据信号相位相反；所述本地写入转换电路还包括：第十NMOS管、第十一NMOS管以及第十二NMOS管；所述第十NMOS管漏极与所述本地数据线连接，所述第十NMOS管栅极与所述第十二NMOS管源极连接且与所述全局互补数据线连接，所述第十NMOS管源极与所述第十一NMOS管漏极连接；所述第十一NMOS管栅极接收所述本地写信号，源极接地；所述第十二NMOS管漏极与所述本地互补数据线连接，栅极接收所述本地写信号。

18.如权利要求5所述的读写转换电路，其特征在于，所述本地读写单元还包括：预充电电路，所述预充电电路连接在所述本地数据线与所述本地互补数据线之间，用于响应预充电控制信号，对所述本地数据线以及所述本地互补数据线进行预充电。

19.一种存储器，其特征在于，包括：如权利要求1-18任一项所述的读写转换电路。

Images