CN212031963U - 高密度雷达信号模拟控制处理电路 - Google Patents

Abstract

本实用新型公开了高密度雷达信号模拟控制处理电路，包括专用的数字信号处理器(DSP)和大规模FPGA芯片；用户可以通过显控软件设置形成雷达参数设置报文，通过串口传送给高密度雷达信号模拟控制处理电路；高密度雷达信号模拟控制处理电路采用专用的数字信号处理器(DSP)和大规模FPGA芯片，DSP芯片完成对雷达参数的解算、排序，形成按到达时间先后排序的一列脉冲描述字，每个脉冲描述字描述了对应脉冲的到达时间、频率、脉冲宽度、幅度、脉内特性等，FPGA芯片根据每个脉冲描述字产生频率控制信号、时间控制信号、幅度控制信号，并传输至频率合成和输出模块。

Description

高密度雷达信号模拟控制处理电路

技术领域

本实用新型属于电子设备领域，具体涉及高密度雷达信号模拟控制处理电路。

背景技术

在现代电子战中，无源侦察雷达功能愈加强大，可同时接收、分析的信号数量及种类越来越多并且越来越复杂；如何在这种新形势下满足无源侦察雷功能的检验要求，提高模拟设备性能，是一个迫切需要解决的问题。

实用新型内容

针对上述问题，本实用新型提出高密度雷达信号模拟控制处理电路。

实现上述技术目的，达到上述技术效果，本实用新型通过以下技术方案实现：

高密度雷达信号模拟控制处理电路，包括专用的数字信号处理器(DSP)和大规模FPGA芯片；用户可以通过显控软件设置形成雷达参数设置报文，通过串口传送给高密度雷达信号模拟控制处理电路；高密度雷达信号模拟控制处理电路采用专用的数字信号处理器(DSP)和大规模FPGA芯片，DSP芯片完成对雷达参数的解算、排序，形成按到达时间先后排序的一列脉冲描述字，每个脉冲描述字描述了对应脉冲的到达时间、频率、脉冲宽度、幅度、脉内特性等，FPGA芯片根据每个脉冲描述字产生频率控制信号、时间控制信号、幅度控制信号，并传输至频率合成和输出模块。

作为本实用新型的进一步改进，所述高密度雷达信号模拟控制处理电路可同时产生16部不同体制的控制信号。

作为本实用新型的进一步改进，所述电源电路使用了两种DC/DC转换模块，一种是PMC4518TWS，另一种是TPS74401，这两种模块的使用非常简单， PMC4518TWS的使用电路通过改变V_ADJ与GND之间的电阻值Radj改变模块的输出电压值，PMC4518TWS的输入电压范围为：3.0—5.5V,输出电压范围为0.75— 3.6V,最大输出电流可达16A。

作为本实用新型的进一步改进，所述串口电路由485串行总线与系统显控分机连接，主要是考虑控制信息的传输距离和抗干扰性能。

作为本实用新型的进一步改进，所述FPGA电路是Altera公司推出的软核处理器，是一种面向用户、可以灵活定制的通用嵌入式芯片。可对用户发出的数据报文直接解算，无需按照以往的固有的数据形式对控制软件进行重新开发。

作为本实用新型的进一步改进，所述DSP电路采用哈佛结构的并行体系结构，计算机具有独立的数据存储空间和程序存储空间，即将数据和程序分别存储在不同的存储器之中。每个存储器单独编址、独立访问。相应系统有独立的数据总线和指令总线，具有高速和高效的浮点数据处理能力。

作为本实用新型的进一步改进，所述高密度雷达信号模拟控制处理电路的频率控制命令范围为0.8～18G(Hz)。

本实用新型的有益效果：

本实用新型的高密度雷达信号模拟控制处理电路作为雷达信号模拟器前端控制，用于模拟雷达信号控制参数，所述高密度雷达信号模拟控制处理电路可对用户发出的数据报文直接解算，无需按照以往的固有的数据形式对控制软件进行重新开发,方便客户使用。

附图说明

图1是本实用新型PMC4518TWS电路；

图2是本实用新型TPS74401电路；

图3是串口电路；

图4是FPFGA使用的SDRAM电路；

图5是FPFGA使用的FLASH电路；

图6是DSP与FPGA接口电路；

图7是FIFO电路；

图8是控制信号驱动电路；

图9是DSP使用的SDRAM、FLASH电路；

具体实施方式

为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。

下面结合附图对本实用新型的应用原理作详细的描述。

用户可以通过显控软件设置形成雷达参数设置报文，通过串口传送给控制处理模块中的控制处理电路板；控制处理电路板采用专用的数字信号处理器(DSP) 和大规模FPGA芯片，DSP芯片完成对雷达参数的解算、排序，形成按到达时间先后排序的一列脉冲描述字，每个脉冲描述字描述了对应脉冲的到达时间、频率、脉冲宽度、幅度、脉内特性等，FPGA芯片根据每个脉冲描述字产生频率控制信号、时间控制信号、幅度控制信号，并传输至频率合成和输出模块。

在本实用新型的一种实施例中，所述电路板组成包括：包括电源电路、时钟电路、复位电路和FPGA电路。

优选地，所述电路板组成包括：包括电源电路、时钟电路、复位电路、串口电路、FPGA电路和DSP电路。

在本实用新型的一种实施例中，所述高密度雷达信号模拟控制处理电路可同时产生16部不同体制的控制信号。

在本实用新型的一种实施例中,所述电源电路使用了两种DC/DC转换模块，一种是PMC4518TWS，另一种是TPS74401，这两种模块的使用非常简单， PMC4518TWS的使用电路通过改变V_ADJ与GND之间的电阻值Radj改变模块的输出电压值，PMC4518TWS的输入电压范围为：3.0—5.5V,输出电压范围为0.75— 3.6V,最大输出电流可达16A。TPS74401的体积非常小，使用时，通过改变OUT 与FB之间的电阻值R1及FB与GND之间的电阻值R2改变模块的输出电压值， TPS74401的输入电压范围为：0.9—5.5V,输出电压范围为0.8—3.6V,最大输出电流可达3A。

在本实用新型的一种实施例中,通常的集散控制连接方式有网络连接、串行总线连接和现场总线连接。常规网络连接只能连接不超过100米的两台网络设备，如果距离再长，就要考虑采用光纤连接方式，在检测设备中就要增加额外的光收发模块，使得检测设备变得复杂；而现场总线连接模式主要使用在规模较大的集散控制现场，要遵从特定的总线协议，对检测设备而言，实现起来就会显得过于复杂。

综上所述，考虑到技术实现的复杂程度和实际能够连接的距离，我们采用了 485串行总线来连接系统显控分机和控制电路板相连，既能保证控制信息的传输距离，又能保证实现起来简单可靠。由显控软件通过485总线下发的雷达参数表，经过串口电路后，被接收下来。串口电路主要由J18A—15PQ、MAX3088等器件组成，串口发送的数据经过MAX3088接收后，与FPGA电路通讯，FPGA控制串口数据的收、发。

在本实用新型的一种实施例中，所述FPGA电路是电路设计的重要组成部分，本电路板选用Altera公司的芯片，其型号为：EP2C70F896I8，由下面四个模块组成：

NIOS电路主要功能是将MAX3088接收的数据存储下来，待整个报文传输完毕后，对报文头进行判断：如果标识为AA，将在FPGA中产生控制信号ctrl_send，表示接收报文为正常报文，可以向微波电路发送脉冲；如果标识为AB，将暂停对微波电路发送脉冲；如果标识为AC，将停止对微波电路发送脉冲并且清空 FIFO；如果标识为AD，将在暂停之后继续对微波电路发送脉冲；在任何标识的情况下，都会将接收的8位数据组合成32位数据，并传入FPGA中的DPRAM模块中去。另外，NIOS还具有上电加载的功能。FPGA的主程序将放置在外置的FLASH 中，待电路板上电后，加载到FPGA中。

DSP接口电路主要完成两部分功：接收雷达参数表模块和发送PDW模块。

接收雷达参数表模块：当NIOS模块将接收数据全部发送到DPRAM中后，将对DSP产生中断IRQ0，当DSP接收到中断时，立即启动DMA中断，从DPRAM的地址中读取雷达参数表，通过地址和数据总线传送到下面的DSP电路中，进行下一步处理。读取完毕后，DSP也首先对报文头进行判断。

发送PDW模块：当DSP对雷达参数表解算完毕后，将形成一系列脉冲描述字，其中包括：频率、幅度、信号类型、相位编码、码元长度、线形调频斜率、脉宽和到达时间等参数。解算出来的脉冲描述字首先存放在DSP芯片本身的内存中，当脉冲个数达到一定量后，启动DMA中断，将脉冲发送到FIFO电路中去。

FIFO接口的功能主要包括两部分：DSP写PDW模块和FPGA读PDW模块。

DSP写PDW模块：在FPGA内部，将DSP电路的数据总线与FIFO的数据输入连接在一起，并将FIFO的写信号由DSP来控制。当DSP内存中的脉冲个数达到一定量后，并且FIFO未达到半满的情况下，DSP控制FIFO的写使能将数据通过 DMA传输传送到FIFO中。在FIFO为空的情况下，DSP一直发送数据，直到FIFO 全满，防止在发送脉冲的过程中出现不连续的情况。此后，DSP将允许FPGA向微波电路发送脉冲。

FPGA读PDW模块：当DSP控制信号允许发送脉冲时，在上次脉冲已经发送完毕之后，FPGA控制FIFO的读使能，由FIFO的数据输出端口读取数据。一次将一个脉冲的整个PDW字读取出来。

FIFO的读写时钟，都将由FPGA中的FIFO接口模块提供。

发射电路用于将FIFO的数据读取出来之后，将对PDW字进行解算，分成频率、达到时间、信号类型、码元、脉宽等部分，分解之后，首先将频率合成器的各个参数传送到外部端口，以便频率合成器将参数置到相应位置，而后等待到达时间，当满足要求时，再将参数通过频率合成器发送到微波电路，并启动微波开关。

在本实用新型的一种实施例中，所述数字信号处理器(DSP)普遍采用特殊的硬件和软件结构，采用哈佛结构的并行体系结构，计算机具有独立的数据存储空间和程序存储空间，即将数据和程序分别存储在不同的存储器之中。每个存储器单独编址、独立访问。相应系统有独立的数据总线和指令总线。具有高速和高效的浮点数据处理能力，本系统中我们拟采用TI公司的DSP处理芯片，本电路板选用DSP型号为：ADSP TS201SABP060,它有较强的计算能力，比较适合本系统使用。

通过DSP能够高速实时的产生脉冲控制流。脉冲控制流形成和传送的速度一旦得到提高，脉冲流率就相应的提高，单位时间的信号密度也就能够提高。因此，检测设备采用DSP信号处理器来进行雷达参数的解算。

根据用户对雷达信号环境的描述，DSP信号处理器自动生成对应的雷达脉冲控制字，然后对脉冲控制字进行时间上的排序，决定数据的取舍，最后将保留下来的脉冲控制字，依据形成的时间顺序依次写入FIFO。在解算过程中，DSP解算出每个脉冲的脉冲宽度，重复频率、信号频率及变化，信号幅度及调制，信号时间及变化等参数。

此电路主要由FPGA、DSP、SDRAM、FLASH组成，FPGA和DSP通过数据总线、地址总线和控制信号连接在一起，主要用于两者之间的数据交换。SDRAM和FLASH 用于上电后加载DSP程序，上电后，将FLASH中存放的DSP程序加载到DSP中。

在本实用新型的一种实施例中，所述高密度雷达信号模拟控制处理电路的频率控制命令范围为0.8～18G(Hz)。

以上显示和描述了本实用新型的基本原理和主要特征和本实用新型的优点。本行业的技术人员应该了解，本实用新型不受上述实施例的限制，上述实施例和说明书中描述的只是说明本实用新型的原理，在不脱离本实用新型精神和范围的前提下，本实用新型还会有各种变化和改进，这些变化和改进都落入要求保护的本实用新型范围内。本实用新型要求保护范围由所附的权利要求书及其等效物界定。

Claims (7)

1.高密度雷达信号模拟控制处理电路，其特征在于：包括电源电路、时钟电路、复位电路、串口电路、FPGA电路和DSP电路，电源电路用于给电路板上的原器件供电，时钟电路用于将50M时钟转换为100MHz时钟输出，复位电路用于给FPGA进行复位，串口电路用于接收控制信号，FPGA电路用于接收和发送控制命令，DSP电路用于解算FPGA电路接收到的控制命令，并将解算出的控制码发给FPGA芯片。

2.根据权利要求1所述的高密度雷达信号模拟控制处理电路，其特征在于：所述电源电路将+5V电源通过DC/DC模块转换为+1.2V、+2.5V、+3.3V及+1.6V供电路板其他模块使用。

3.根据权利要求1所述的高密度雷达信号模拟控制处理电路，其特征在于：所述时钟电路采用时钟源型号为：ZPB-5-AB05073-50M，50M时钟经过IDT5V928PGI倍频驱动后，输出100MHz时钟，分别送入FPGA、DSP、DPRAM中，此外，电路还设计了备份时钟。

4.根据权利要求1所述的高密度雷达信号模拟控制处理电路，其特征在于：所述复位电路中复位开关按下后，复位信号送入复位芯片MAX708ESA，由复位芯片送出复位信号给FPGA进行复位。

5.根据权利要求1所述的高密度雷达信号模拟控制处理电路，其特征在于：所述串口电路采用485串行总线与系统显控分机连接，从而加强控制信息的传输距离和抗干扰性能。

6.根据权利要求1所述的高密度雷达信号模拟控制处理电路，其特征在于：所述FPGA电路中所述芯片可根据数字信号处理器(DSP)解算出的脉冲描述字同时产生最多16部不同体制的控制信号，用以对频率、时间、幅度等进行控制，从而实现以一个信号源同时发射至多16部不同信号的功能。

7.根据权利要求1所述的高密度雷达信号模拟控制处理电路，其特征在于：所述DSP电路可根据接收到的控制命令自动生成对应的雷达脉冲控制字，然后对脉冲控制字进行时间上的排序，决定数据的取舍，最后将保留下来的脉冲控制字，依据形成的时间顺序依次写入FIFO，在解算过程中，DSP解算出每个脉冲的脉冲宽度，重复频率、信号频率及变化，信号幅度及调制，信号时间及变化等参数。

Images