CN116366084A - 一种基于fpga的多信道pdw高密度实时处理方法 - Google Patents

一种基于fpga的多信道pdw高密度实时处理方法 Download PDF

Info

Publication number
CN116366084A
CN116366084A CN202211088691.6A CN202211088691A CN116366084A CN 116366084 A CN116366084 A CN 116366084A CN 202211088691 A CN202211088691 A CN 202211088691A CN 116366084 A CN116366084 A CN 116366084A
Authority
CN
China
Prior art keywords
channel
pulse
pdw
fifo
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202211088691.6A
Other languages
English (en)
Other versions
CN116366084B (zh
Inventor
袁雪岚
凤林锋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi Guoxin Microelectronics System Co ltd
Original Assignee
Wuxi Guoxin Microelectronics System Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi Guoxin Microelectronics System Co ltd filed Critical Wuxi Guoxin Microelectronics System Co ltd
Priority to CN202211088691.6A priority Critical patent/CN116366084B/zh
Publication of CN116366084A publication Critical patent/CN116366084A/zh
Application granted granted Critical
Publication of CN116366084B publication Critical patent/CN116366084B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Dc Digital Transmission (AREA)

Abstract

本发明公开了一种基于FPGA的多信道PDW高密度实时处理方法，涉及无线电侦查技术领域，该方法包括：对多信道脉冲并行检测；每隔预定采样时间对所有信道脉冲数求和，并累加求和值得到每段预定采样时间内对应的脉冲累加信号；根据脉冲到达时间以及脉冲累加信号，按照信道号从大到小的顺序依次进行脉冲编号；对于每个信道，将脉冲编号及相关参数整合成PDW数据包；将数据包存入所在信道对应的FIFO；根据FIFO状态，按照信道号从小到大的顺序将所有信道的数据包按序输出给SRIO模块，由其高密度发送给DSP。采用上述方法，利用脉冲编号对多信道PDW进行有序存储，并通过SRIO进行高密度发送，提升了处理的速度和实时性。

Description

一种基于FPGA的多信道PDW高密度实时处理方法
技术领域
本发明涉及无线电侦查技术领域，尤其是一种基于FPGA的多信道PDW高密度实时处理方法。
背景技术
随着无线电技术的不断发展，电子对抗的频率范围越来越宽，信号形式越来越复杂且多变。为了较好地进行电磁波侦察，需要电子接收机的瞬时带宽和动态范围足够大，精度及分辨率足够高，同一时间处理的信号足够多，信号的处理延时足够短。基于软件无线电的数字信道化接收机是实现大带宽侦察的一种理想方法。
宽带数字信道化接收机利用滤波器组将瞬时带宽均匀划分为若干个子带，同时对多个子带信道的信号进行处理，具有提高信噪比、降低数据速率、拓展动态范围以及提高频率分辨率等诸多优势。在具体实现方面，可以采用FPGA+DSP的系统，FPGA实现高效数字信道化和并行处理，得到脉冲信号参数，如频率、幅度、到达时间、方位角等。DSP实时接收这些数据，并通过复杂的处理算法，将感兴趣的信息提取上报，实现信号识别。
数字信道化接收机的瞬时带宽较大，且分为多个信道进行并行信号处理，导致信号密度较高且数据量较大，要求FPGA和DSP之间具备高速的互连通信能力。然而FPGA如何将重叠的多信道信号检测结果进行有序的排列和存储，大量数据传输到DSP后，如何保证它们的存储顺序能够便于DSP实现快速实时的处理，这些问题还有待讨论。
发明内容
本发明人针对上述问题及技术需求，提出了一种基于FPGA的多信道PDW高密度实时处理方法，当FPGA检测到脉冲时，可采用以下步骤按脉冲到达时间对多信道PDW(PulseDescription Word，脉冲描述字)进行有序存储，并通过SRIO进行高密度发送。
本发明的技术方案如下：
一种基于FPGA的多信道PDW高密度实时处理方法，包括如下步骤：
在FPGA中进行多信道脉冲并行检测；
每隔预定采样时间对所有信道脉冲数求和，并累加求和值得到每段预定采样时间内对应的脉冲累加信号；
根据脉冲到达时间以及脉冲累加信号，按照信道号从大到小的顺序依次进行脉冲编号；
对于每个信道，将脉冲的编号及其他脉冲相关参数整合成PDW数据包；
将PDW数据包存入所在信道对应的FIFO；
根据FIFO的状态，按照信道号从小到大的顺序将所有信道的PDW数据包按序输出给SRIO模块，由SRIO模块高密度发送给DSP。
其进一步的技术方案为，每隔预定采样时间对所有信道脉冲数求和，包括：
每到达预定采样时间就对该时间范围内的所有信道的脉冲上升沿标志相加求和，同时寄存并行检测时所有信道的脉冲上升沿标志。
其进一步的技术方案为，累加求和值得到每段预定采样时间内对应的脉冲累加信号，包括：
在预定累加时间段的起始时刻，对脉冲累加信号清零；在预定累加时间段内，从零开始逐次累加每段预定采样时间的脉冲求和值，得到每段预定采样时间内对应的脉冲累加信号；寄存并行检测时所有信道的脉冲上升沿标志，使脉冲累加信号与脉冲上升沿标志时序对齐。
其进一步的技术方案为，根据脉冲到达时间以及脉冲累加信号，按照信道号从大到小的顺序依次进行脉冲编号，包括：
设置初始脉冲编号计数信号值为当前预定采样时间段的脉冲累加信号值；
对于第n信道，若在当前预定采样时间段内检测到寄存的相应脉冲上升沿标志，则该信道有脉冲，将该脉冲的编号赋为时序对齐的初始脉冲编号计数信号值，并将该信道的脉冲有效信号赋1，将初始脉冲编号计数信号值减1作为新的脉冲编号计数信号值，用于给第n-1信道的脉冲编号赋值；否则该信道没有脉冲，直接将初始脉冲编号计数信号值作为新的脉冲编号计数信号值，用于给第n-1信道的脉冲编号赋值，并将该信道的脉冲有效信号赋0；
令n＝n-1，重复对于第n信道有无脉冲的判断，直至n＝1；
其中，设最小信道号为1，最大信道号为n。
其进一步的技术方案为，对于每个信道，将脉冲的编号及其他脉冲相关参数整合成PDW数据包，包括：
对于每个信道，在脉冲有效信号有效后，接收脉冲编号及其他脉冲相关参数，整合形成PDW数据包；完成整合后，将该信道的PDW整合完成标志赋1，维持一个时钟周期；
其中，其他脉冲相关参数包括频率、幅度、到达时间和方位角。
其进一步的技术方案为，将PDW数据包存入所在信道对应的FIFO，包括：
每个信道设置一个FIFO，记为PDW_FIFO，当该信道的PDW整合完成标志有效时，将PDW数据包写入对应的PDW_FIFO。
其进一步的技术方案为，根据FIFO的状态，按照信道号从小到大的顺序将所有信道的PDW数据包按序输出给SRIO模块，包括：
设置一个状态机，按照信道号从小到大的顺序，依次对每个信道进行FIFO是否为空的判断；若不为空，则转到数据发送状态，将FIFO保存的PDW数据包输出给SRIO模块，输出完成后继续判断下一信道；若为空，则直接判断下一信道；将所有信道的FIFO空标志相与得到全空标志。
其进一步的技术方案为，由SRIO模块高密度发送给DSP，包括：
当SRIO模块接收到PDW数据包时，根据PDW数据包中的脉冲编号设置数据包地址，将PDW数据包按照数据包格式存入SRIO模块内与SRIO IP核相连的FIFO，记为SRIO_TX_FIFO；在预定累加时间段的结束时刻且全空标志有效时，将DOORBELL包存入SRIO_TX_FIFO；当SRIO IP核空闲时，读取SRIO_TX_FIFO所存数据，并根据数据包地址往存储空间相应位置处写数据；若DSP检测到DOORBELL包，则从对应存储空间读取预定累加时间段内所有PDW数据包，进行后续处理。
其进一步的技术方案为，在FPGA中进行多信道脉冲并行检测，包括：
每个信道均设置脉冲上升沿标志，当检测到信道存在脉冲时，令对应脉冲上升沿标志赋1，维持一个时钟周期后赋0；等待该信道的PDW整合完成标志有效后，开始下一次脉冲上升沿标志判断。
其进一步的技术方案为，与SRIO IP核相连的FIFO接口为AXI4-Stream类型。
本发明的有益技术效果是：
当FPGA并行检测到脉冲时，利用脉冲到达时间以及计算得到的脉冲累加信号，按照信道号从大到小的顺序依次进行脉冲编号，通过脉冲编号对多信道PDW数据包进行有序排列和存储，并通过SRIO进行高密度发送，使DSP按照发送的顺序实现快速实时的处理；在脉冲编号时利用寄存的各信道的脉冲上升沿标志，保证累加信号与上升沿标志时序对齐，即使多个信道在同一时间均检测到有脉冲的情况也能确保编号的准确性，提升了PDW处理的速度和实时性。
附图说明
图1是本申请提供的多信道PDW高密度实时处理方法流程图。
图2是本申请提供的三个信道对应各信号的时序图。
具体实施方式
下面结合附图对本发明的具体实施方式做进一步说明。
如图1所示，本申请公开了一种基于FPGA的多信道PDW高密度实时处理方法，包括如下步骤：
步骤1：在FPGA中进行多信道脉冲并行检测。
每个信道均设置脉冲上升沿标志，当检测到某信道存在脉冲时，令对应脉冲上升沿标志赋1，维持一个时钟周期后赋0。等待该信道的PDW整合完成标志有效后，开始下一次脉冲上升沿标志判断。
如图2所示，时钟时序的两个上升沿箭头之间即为一个时钟周期。
在本申请中，标志有效即赋值为1，也可根据实际使用习惯变更为赋值为0表示标志有效，则将本例赋值0、1互相替换即可，对此不做限制。
步骤2：每隔预定采样时间对所有信道脉冲数求和。
如图2所示，每到达预定采样时间就对该时间范围内的所有信道的脉冲上升沿标志相加求和，同时寄存并行检测时所有信道的脉冲上升沿标志。若预定采样时间段内没有脉冲的话和即为零。
步骤3：累加求和值得到每段预定采样时间内对应的脉冲累加信号。
如图2所示，在预定累加时间段的起始时刻，也即CPI起始标志有效，对脉冲累加信号清零。在预定累加时间段内，从零开始逐次累加每段预定采样时间的脉冲求和值，得到每段预定采样时间内对应的脉冲累加信号。继续寄存并行检测时所有信道的脉冲上升沿标志，使脉冲累加信号与脉冲上升沿标志时序对齐。
步骤4：FPGA采用流水线处理，根据脉冲到达时间以及脉冲累加信号，按照信道号从大到小的顺序依次进行脉冲编号。
步骤41：设置初始脉冲编号计数信号值为当前预定采样时间段的脉冲累加信号值，参考图2所示的脉冲编号计数信号0的时序值即为初始脉冲编号计数信号值。
步骤42：按照脉冲到达时间顺序，根据步骤3中寄存的脉冲上升沿标志(时序图中各个标志寄存信号即为延迟一定时间的相应脉冲上升沿标志)按照信道号从大到小的顺序依次判断每个信道有无脉冲。对于第n信道，若在当前预定采样时间段内检测到寄存的相应脉冲上升沿标志，则该信道有脉冲，将该脉冲的编号赋为时序对齐的初始脉冲编号计数信号值，并将该信道的脉冲有效信号赋1，将初始脉冲编号计数信号值减1作为新的脉冲编号计数信号值，用于给第n-1信道的脉冲编号赋值；否则该信道没有脉冲，直接将初始脉冲编号计数信号值作为新的脉冲编号计数信号值，用于给第n-1信道的脉冲编号赋值，并将该信道的脉冲有效信号赋0。令n＝n-1，重复对于第n信道有无脉冲的判断，直至n＝1。其中，设最小信道号为1，最大信道号为n。
考虑到存在多个信道在同一时间均检测到有脉冲的情况，本例取三个信道为例，采取上述步骤进行脉冲编号排序。如图2所示，并行脉冲检测时，第一、第二信道先检测到有脉冲且是在同一时间检测到，第三信道后检测到有脉冲。在先检测到脉冲的预定采样时间段内，设置初始脉冲编号计数信号值为该预定采样时间段的脉冲累加信号值“2”。对于第三信道，在该预定采样时间段内没有检测到寄存的相应脉冲上升沿标志，则该信道没有脉冲，直接将初始脉冲编号计数信号值作为新的脉冲编号计数信号值，仍为“2”，用于给第二信道的脉冲编号赋值，并将该信道的脉冲有效信号赋0。对于第二信道，在该预定采样时间段内检测到寄存的相应脉冲上升沿标志，则该信道有脉冲，将该脉冲的编号赋为新的脉冲编号计数信号值“2”，并将该信道的脉冲有效信号赋1，将脉冲编号计数信号值减1作为新的脉冲编号计数信号值“1”，用于给第一信道的脉冲编号赋值。同理，对于第一信道，在该预定采样时间段内检测到寄存的相应脉冲上升沿标志，则该脉冲的编号赋为“1”。在后检测到脉冲的预定采样时间段内，设置初始脉冲编号计数信号值为该预定采样时间段的脉冲累加信号值“3”。对于第三信道，在该预定采样时间段内检测到寄存的相应脉冲上升沿标志，则该信道有脉冲，将该脉冲的编号赋为初始脉冲编号计数信号值“3”，并将该信道的脉冲有效信号赋1，将脉冲编号计数信号值减1作为新的脉冲编号计数信号值“2”，用于给第二信道的脉冲编号赋值。同理，由于在该预定采样时间段内第一、第二信道没有检测到寄存的相应脉冲上升沿标志，则俩信道均无脉冲，仅需将信道的脉冲有效信号赋0即可。
最终，按照脉冲到达时间的顺序，给预定累加时间段内的三个脉冲依次进行了编号，且对于同时到达的脉冲，也能按照信道号从小到大的顺序对每个脉冲进行编号(即第一信道的脉冲编号为“1”，第二信道的脉冲编号为“2”)，以示区分。
步骤5：对于每个信道，将脉冲的编号及其他脉冲相关参数整合成PDW数据包。
对于每个信道，在脉冲有效信号有效后，接收脉冲编号及其他脉冲相关参数，整合形成PDW数据包。完成整合后，将该信道的PDW整合完成标志赋1，维持一个时钟周期。
其中，其他脉冲相关参数包括频率、幅度、到达时间和方位角。
步骤6：将PDW数据包存入所在信道对应的FIFO。
每个信道设置一个FIFO，记为PDW_FIFO，当该信道的PDW整合完成标志有效时，将PDW数据包写入对应的PDW_FIFO。
步骤7：根据FIFO的状态，按照信道号从小到大的顺序将所有信道的PDW数据包按序输出给SRIO模块。
设置一个状态机，按照信道号从小到大的顺序，依次对每个信道进行FIFO是否为空的判断。若不为空，则状态机转到数据发送状态，将PDW_FIFO保存的PDW数据包输出给SRIO模块，输出完成后继续判断下一信道；若为空，则直接判断下一信道。将所有信道的FIFO空标志相与得到全空标志。
步骤8：SRIO模块高密度发送数据给DSP。
当SRIO模块接收到步骤7中的PDW数据包时，根据PDW数据包中的脉冲编号设置数据包地址，比如按照到达时间顺序排地址，编号小的为先到数据、地址小，编号大的为后到数据、地址大。
将PDW数据包按照数据包格式存入SRIO模块内与SRIO IP核相连的FIFO，记为SRIO_TX_FIFO。可选的，FIFO接口为AXI4-Stream类型。在预定累加时间段的结束时刻且全空标志有效时，将DOORBELL包存入SRIO_TX_FIFO。当SRIO IP核空闲时，读取SRIO_TX_FIFO所存数据，并根据数据包地址往存储空间相应位置处写数据；若DSP检测到DOORBELL包，则从对应存储空间读取预定累加时间段内所有PDW数据包，进行后续处理。
在本实施中，当FPGA并行检测到脉冲时，利用脉冲到达时间以及计算得到的脉冲累加信号，按照信道号从大到小的顺序依次进行脉冲编号，通过脉冲编号对多信道PDW数据包进行有序排列和存储，并通过SRIO进行高密度发送，使DSP按照发送的顺序实现快速实时的处理，提升了PDW处理的速度和实时性。
以上所述的仅是本申请的优选实施方式，本发明不限于以上实施例。可以理解，本领域技术人员在不脱离本发明的精神和构思的前提下直接导出或联想到的其他改进和变化，均应认为包含在本发明的保护范围之内。

Claims (10)

1.一种基于FPGA的多信道PDW高密度实时处理方法，其特征在于，所述方法包括：
在FPGA中进行多信道脉冲并行检测；
每隔预定采样时间对所有信道脉冲数求和，并累加求和值得到每段预定采样时间内对应的脉冲累加信号；
根据脉冲到达时间以及脉冲累加信号，按照信道号从大到小的顺序依次进行脉冲编号；
对于每个信道，将脉冲的编号及其他脉冲相关参数整合成PDW数据包；
将所述PDW数据包存入所在信道对应的FIFO；
根据FIFO的状态，按照信道号从小到大的顺序将所有信道的PDW数据包按序输出给SRIO模块，由所述SRIO模块高密度发送给DSP。
2.根据权利要求1所述的基于FPGA的多信道PDW高密度实时处理方法，其特征在于，所述每隔预定采样时间对所有信道脉冲数求和，包括：
每到达预定采样时间就对该时间范围内的所有信道的脉冲上升沿标志相加求和，同时寄存并行检测时所有信道的脉冲上升沿标志。
3.根据权利要求1所述的基于FPGA的多信道PDW高密度实时处理方法，其特征在于，所述累加求和值得到每段预定采样时间内对应的脉冲累加信号，包括：
在预定累加时间段的起始时刻，对脉冲累加信号清零；在预定累加时间段内，从零开始逐次累加每段预定采样时间的脉冲求和值，得到每段预定采样时间内对应的脉冲累加信号；寄存并行检测时所有信道的脉冲上升沿标志，使所述脉冲累加信号与所述脉冲上升沿标志时序对齐。
4.根据权利要求1所述的基于FPGA的多信道PDW高密度实时处理方法，其特征在于，所述根据脉冲到达时间以及脉冲累加信号，按照信道号从大到小的顺序依次进行脉冲编号，包括：
设置初始脉冲编号计数信号值为当前预定采样时间段的脉冲累加信号值；
对于第n信道，若在当前预定采样时间段内检测到寄存的相应脉冲上升沿标志，则该信道有脉冲，将该脉冲的编号赋为时序对齐的初始脉冲编号计数信号值，并将该信道的脉冲有效信号赋1，将初始脉冲编号计数信号值减1作为新的脉冲编号计数信号值，用于给第n-1信道的脉冲编号赋值；否则该信道没有脉冲，直接将所述初始脉冲编号计数信号值作为新的脉冲编号计数信号值，用于给第n-1信道的脉冲编号赋值，并将该信道的脉冲有效信号赋0；
令n＝n-1，重复对于第n信道有无脉冲的判断，直至n＝1；
其中，设最小信道号为1，最大信道号为n。
5.根据权利要求1所述的基于FPGA的多信道PDW高密度实时处理方法，其特征在于，所述对于每个信道，将脉冲的编号及其他脉冲相关参数整合成PDW数据包，包括：
对于每个信道，在脉冲有效信号有效后，接收脉冲编号及其他脉冲相关参数，整合形成PDW数据包；完成整合后，将该信道的PDW整合完成标志赋1，维持一个时钟周期；
其中，所述其他脉冲相关参数包括频率、幅度、到达时间和方位角。
6.根据权利要求1所述的基于FPGA的多信道PDW高密度实时处理方法，其特征在于，所述将所述PDW数据包存入所在信道对应的FIFO，包括：
每个信道设置一个FIFO，记为PDW_FIFO，当该信道的PDW整合完成标志有效时，将PDW数据包写入对应的PDW_FIFO。
7.根据权利要求1所述的基于FPGA的多信道PDW高密度实时处理方法，其特征在于，所述根据FIFO的状态，按照信道号从小到大的顺序将所有信道的PDW数据包按序输出给SRIO模块，包括：
设置一个状态机，按照信道号从小到大的顺序，依次对每个信道进行FIFO是否为空的判断；若不为空，则转到数据发送状态，将FIFO保存的PDW数据包输出给SRIO模块，输出完成后继续判断下一信道；若为空，则直接判断下一信道；将所有信道的FIFO空标志相与得到全空标志。
8.根据权利要求1所述的基于FPGA的多信道PDW高密度实时处理方法，其特征在于，所述由所述SRIO模块高密度发送给DSP，包括：
当所述SRIO模块接收到所述PDW数据包时，根据所述PDW数据包中的脉冲编号设置数据包地址，将所述PDW数据包按照数据包格式存入所述SRIO模块内与SRIO IP核相连的FIFO，记为SRIO_TX_FIFO；在预定累加时间段的结束时刻且全空标志有效时，将DOORBELL包存入所述SRIO_TX_FIFO；当SRIO IP核空闲时，读取所述SRIO_TX_FIFO所存数据，并根据数据包地址往存储空间相应位置处写数据；若DSP检测到所述DOORBELL包，则从对应存储空间读取预定累加时间段内所有PDW数据包，进行后续处理。
9.根据权利要求1-4任一所述的基于FPGA的多信道PDW高密度实时处理方法，其特征在于，所述在FPGA中进行多信道脉冲并行检测，包括：
每个信道均设置脉冲上升沿标志，当检测到信道存在脉冲时，令对应脉冲上升沿标志赋1，维持一个时钟周期后赋0；等待该信道的PDW整合完成标志有效后，开始下一次脉冲上升沿标志判断。
10.根据权利要求8所述的基于FPGA的多信道PDW高密度实时处理方法，其特征在于，与所述SRIO IP核相连的FIFO接口为AXI4-Stream类型。
CN202211088691.6A 2022-09-07 2022-09-07 一种基于fpga的多信道pdw高密度实时处理方法 Active CN116366084B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211088691.6A CN116366084B (zh) 2022-09-07 2022-09-07 一种基于fpga的多信道pdw高密度实时处理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211088691.6A CN116366084B (zh) 2022-09-07 2022-09-07 一种基于fpga的多信道pdw高密度实时处理方法

Publications (2)

Publication Number Publication Date
CN116366084A true CN116366084A (zh) 2023-06-30
CN116366084B CN116366084B (zh) 2023-11-10

Family

ID=86929594

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211088691.6A Active CN116366084B (zh) 2022-09-07 2022-09-07 一种基于fpga的多信道pdw高密度实时处理方法

Country Status (1)

Country Link
CN (1) CN116366084B (zh)

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090244993A1 (en) * 2008-03-31 2009-10-01 John Udell Maintaining dynamic count of fifo contents in multiple clock domains
WO2011035494A1 (zh) * 2009-09-28 2011-03-31 东南大学 脉冲超宽带快速同步方法
WO2011035493A1 (zh) * 2009-09-28 2011-03-31 东南大学 高速采样低精度量化脉冲超宽带无线通信方法
KR101326096B1 (ko) * 2012-05-18 2013-11-07 국방과학연구소 펄스 내 변조 분석을 위한 ｐｄｗ 데이터 전처리 및 검출 방법
CN105045763A (zh) * 2015-07-14 2015-11-11 北京航空航天大学 一种基于fpga+多核dsp的pd雷达信号处理系统及其并行实现方法
CN105807264A (zh) * 2016-03-28 2016-07-27 中国航空工业集团公司雷华电子技术研究所 雷达脉冲重复频率检测与初始脉冲到达时间的估计方法
CN106483508A (zh) * 2016-11-17 2017-03-08 中国电子科技集团公司第四十研究所 一种用于数字信道化接收机的同时到达信号检测方法
CN109683147A (zh) * 2019-02-25 2019-04-26 北京华力创通科技股份有限公司 杂乱脉冲流信号的实时生成方法、装置及电子设备
CN110836993A (zh) * 2019-11-14 2020-02-25 电子科技大学 基于fpga的随机等效采集系统
CN111337888A (zh) * 2020-04-13 2020-06-26 北京航天长征飞行器研究所 密集假目标干扰方法、计算机设备及计算机可读存储介质
CN111654264A (zh) * 2020-05-27 2020-09-11 桂林长海发展有限责任公司 一种信号数据模拟器生成信号脉冲序列方法及系统
CN212031963U (zh) * 2020-03-05 2020-11-27 南京军维科技有限责任公司 高密度雷达信号模拟控制处理电路
CN112700632A (zh) * 2020-12-23 2021-04-23 南方电网电力科技股份有限公司 一种多信道传输无线计量脉冲的方法和系统
CN112953683A (zh) * 2021-03-04 2021-06-11 西安电子工程研究所 一种自适应速率srio接口数据发送方法
CN113985356A (zh) * 2021-10-29 2022-01-28 扬州宇安电子科技有限公司 一种雷达信号脉冲描述字分选功能的实现方法
CN114492557A (zh) * 2021-11-10 2022-05-13 西安空间无线电技术研究所 一种基于fpga的宽带碰撞脉冲实时聚类方法

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090244993A1 (en) * 2008-03-31 2009-10-01 John Udell Maintaining dynamic count of fifo contents in multiple clock domains
WO2011035494A1 (zh) * 2009-09-28 2011-03-31 东南大学 脉冲超宽带快速同步方法
WO2011035493A1 (zh) * 2009-09-28 2011-03-31 东南大学 高速采样低精度量化脉冲超宽带无线通信方法
KR101326096B1 (ko) * 2012-05-18 2013-11-07 국방과학연구소 펄스 내 변조 분석을 위한 ｐｄｗ 데이터 전처리 및 검출 방법
CN105045763A (zh) * 2015-07-14 2015-11-11 北京航空航天大学 一种基于fpga+多核dsp的pd雷达信号处理系统及其并行实现方法
CN105807264A (zh) * 2016-03-28 2016-07-27 中国航空工业集团公司雷华电子技术研究所 雷达脉冲重复频率检测与初始脉冲到达时间的估计方法
CN106483508A (zh) * 2016-11-17 2017-03-08 中国电子科技集团公司第四十研究所 一种用于数字信道化接收机的同时到达信号检测方法
CN109683147A (zh) * 2019-02-25 2019-04-26 北京华力创通科技股份有限公司 杂乱脉冲流信号的实时生成方法、装置及电子设备
CN110836993A (zh) * 2019-11-14 2020-02-25 电子科技大学 基于fpga的随机等效采集系统
CN212031963U (zh) * 2020-03-05 2020-11-27 南京军维科技有限责任公司 高密度雷达信号模拟控制处理电路
CN111337888A (zh) * 2020-04-13 2020-06-26 北京航天长征飞行器研究所 密集假目标干扰方法、计算机设备及计算机可读存储介质
CN111654264A (zh) * 2020-05-27 2020-09-11 桂林长海发展有限责任公司 一种信号数据模拟器生成信号脉冲序列方法及系统
CN112700632A (zh) * 2020-12-23 2021-04-23 南方电网电力科技股份有限公司 一种多信道传输无线计量脉冲的方法和系统
CN112953683A (zh) * 2021-03-04 2021-06-11 西安电子工程研究所 一种自适应速率srio接口数据发送方法
CN113985356A (zh) * 2021-10-29 2022-01-28 扬州宇安电子科技有限公司 一种雷达信号脉冲描述字分选功能的实现方法
CN114492557A (zh) * 2021-11-10 2022-05-13 西安空间无线电技术研究所 一种基于fpga的宽带碰撞脉冲实时聚类方法

Also Published As

Publication number Publication date
CN116366084B (zh) 2023-11-10

Similar Documents

Publication Publication Date Title
KR100757886B1 (ko) 통신 네트워크 내에서 애셋의 위치를 식별하기 위한 방법및 장치
US7623060B1 (en) Systems and methods for detecting radar
RU2127438C1 (ru) Способ численного детектирования импульсных сообщений, способ численного распознавания импульсов, устройство для детектирования импульсов, устройство для распознавания импульсов и их применение в режиме s
US7411533B2 (en) ADC for simultaneous multiple analog inputs
US20020009177A1 (en) Energy dispersive X-ray analyzer
CN108401445A (zh) 用于测量时间的电路、方法及相关芯片、系统和设备
CN116366084B (zh) 一种基于fpga的多信道pdw高密度实时处理方法
CN104076328A (zh) 信号检测的方法及装置
CN104601516B (zh) 一种数据处理方法及装置
CN103327129A (zh) 针对多wan口网关设备的域名解析方法
EP0667694B1 (fr) Procédé de mesure de paramètres de performance d'un réseau ATM et dispositif de mise en oeuvre
CN116540953B (zh) 时差区间分布直方图数据生成方法、装置、芯片及设备
CN110034915B (zh) 一种应用于阵列式探地雷达的高速异步串行数据传输方法
US4223270A (en) Multiplexed CCD pulse width discriminator
CN1409574A (zh) 用于在无线终端中执行测量的方法和无线终端
EP4099323A3 (en) Packet loss recovery method for audio data packet, electronic device and storage medium
CN109884673B (zh) 一种新体制卫星信号nh码剥离方法
CN111999704B (zh) 一种基于vpx总线的车载雷达时序产生系统及方法
CN112994738B (zh) 一种基于多站协同的小信号探测方法
US6957046B2 (en) System and method for reducing multipath interference in packetized wireless communication systems
CN117938319A (zh) 一种信号到达检测方法、系统及现场可编程门阵列
CN110687511B (zh) 一种雷达信号模拟器的脉冲时序恢复方法
RU2293356C2 (ru) Способ обработки гидроакустических сигналов со сложным законом модуляции
RU2319980C2 (ru) Способ и устройство измерения азимута радиолокационных целей
CN111308429A (zh) 一种基于共形天线的自适应选最优参考通道方法及装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant