CN105681651B - 一种嵌入式高速实时场景图像生成装置 - Google Patents

一种嵌入式高速实时场景图像生成装置 Download PDF

Info

Publication number
CN105681651B
CN105681651B CN201610012903.0A CN201610012903A CN105681651B CN 105681651 B CN105681651 B CN 105681651B CN 201610012903 A CN201610012903 A CN 201610012903A CN 105681651 B CN105681651 B CN 105681651B
Authority
CN
China
Prior art keywords
output
module
image
transmission
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610012903.0A
Other languages
English (en)
Other versions
CN105681651A (zh
Inventor
李飞
罗院红
覃奋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Institute of Environmental Features
Original Assignee
Beijing Institute of Environmental Features
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Institute of Environmental Features filed Critical Beijing Institute of Environmental Features
Priority to CN201610012903.0A priority Critical patent/CN105681651B/zh
Publication of CN105681651A publication Critical patent/CN105681651A/zh
Application granted granted Critical
Publication of CN105681651B publication Critical patent/CN105681651B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/60—Control of cameras or camera modules
    • H04N23/66—Remote control of cameras or camera parts, e.g. by remote control devices
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/60—Control of cameras or camera modules
    • H04N23/64—Computer-aided capture of images, e.g. transfer from script file into camera, check of taken image quality, advice or proposal for image composition or decision on when to take image
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/70—Circuitry for compensating brightness variation in the scene
    • H04N23/73—Circuitry for compensating brightness variation in the scene by influencing the exposure time

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
  • Image Processing (AREA)

Abstract

公开了一种嵌入式高速实时场景图像生成装置，包括同步串口控制器、DSP、DDR存储器。同步串口控制器接收仿真计算机实时输出的指令数据，并将所述指令数据传输至DSP。DSP包括：指令数据接收模块、输入缓存模块、图像处理模块、输出缓存模块。其中，指令数据接收模块用于接收同步串口控制器传输的指令数据，并将所述指令数据发送至输入缓存模块；输入缓存模块用于存储所述指令数据；图像处理模块用于根据输入缓存模块中的指令数据和预设的目标模板生成场景图像，并将场景图像写入DDR；输出缓存模块在接收到输出控制信号后，从DDR中读取待输出的场景图像，并将待输出的场景图像输出至图像输出接口板。根据本发明实现了场景图像的高速实时生成与传输。

Description

一种嵌入式高速实时场景图像生成装置
技术领域
本发明涉及光电成像探测技术领域，尤其涉及一种嵌入式高速实时场景图像生成装置。
背景技术
以下对本发明的相关技术背景进行说明，但这些说明并不一定构成本发明的现有技术。
目前，在光电成像系统的研制过程中广泛采用了各种仿真技术，比如目标模拟器。而在目标模拟器中，场景产生器是最关键的构成单元。场景产生器，用于模拟真实目标、背景环境的光学辐射特性以及姿态运动特性，以达到对光电系统的性能进行测试和评估的目的。
现有技术中的场景产生器，通常是基于PC计算机上的仿真软件生成非实时的场景图像，然后将生成的场景图像通过硬件传输至光电成像系统。因此，现有的场景产生器不能满足实时生成、实时输出场景图像的要求，不利于对高速成像光电系统的控制性能进行测试和评估。
鉴于现有技术中的场景产生器的缺陷，亟需一种能高速实时生成场景图像、并能将生成的场景图像实时输出的场景产生器。
发明内容
本发明的目的在于提出一种能高速实时生成场景图像、并能将生成的场景图像实时输出的场景产生器。
根据本发明，提供了一种嵌入式高速实时场景图像生成装置，所述装置包括：同步串口控制器、DSP(数字信号处理器)、DDR存储器；其中，所述同步串口控制器、所述DDR分别与所述DSP相连；
所述同步串口控制器用于接收仿真计算机实时输出的指令数据，并将所述指令数据传输至所述DSP；其中，所述指令数据包括目标数据、背景数据；
所述DSP包括：指令数据接收模块、输入缓存模块、图像处理模块、输出缓存模块；其中，所述指令数据接收模块用于接收所述同步串口控制器传输的指令数据，并将所述指令数据发送至所述输入缓存模块；所述输入缓存模块用于存储所述指令数据；所述图像处理模块用于根据所述输入缓存模块中的指令数据和预设的目标模板生成场景图像，并将所述场景图像写入所述DDR；所述输出缓存模块用于在接收到来自图像输出接口板的输出请求信号后，从所述DDR中读取待输出的场景图像，并将所述待输出的场景图像输出至图像输出接口板；其中，所述待输出的场景图像为最新生成的场景图像。
优选的，所述装置还包括Flash(闪存)；所述Flash与所述DSP相连，用于存储所述DSP的软件代码，并在系统加电后将所述软件代码加载。
优选的，所述装置还包括中断控制模块；所述中断控制模块用于预先将来自图像输出接口板的输出请求信号设置为一级中断源，并将接收到的所述输出请求信号发送至所述输出缓存模块。
优选的，所述输出请求信号包括曝光控制请求信号、传输控制请求信号；所述曝光控制请求信号用于请求获取待输出的场景图像的指针；所述传输控制请求信号用于请求将所述待输出的场景图像分块输出。
优选的，所述曝光控制请求信号的一个周期Tb包括定位请求有效时间T1、定位请求无效时间T2；所述传输控制信号的一个周期Ts包括传输请求累积有效时间T3和传输请求无效时间T4，所述T3由N1个传输请求有效时间te和N1个辅助传输请求无效时间ti组成，并且Tb＝Ts；所述曝光控制请求信号与所述传输控制信号的发送时序满足：一个Tb周期内所述T3的起始时刻与一个Ts周期内所述T2的起始时刻为同一时刻。
优选的，N1＝6。
优选的，所述DSP的接口模块包括16位总线接口、32位总线接口、DDR总线接口、SPI总线接口；其中，所述16位总线接口用于与所述同步串口控制器进行通讯；所述32位总线接口用于与所述图像输出接口板进行通讯；所述DDR总线接口用于与所述DDR进行通讯；所述SPI总线接口用于与所述Flash进行通讯。
优选的，所述32位总线接口为同步FIFO(先入先出)工作模式。
优选的，所述输入缓存模块包括第一输入缓存、第二输入缓存、第三输入缓存；并且，第一至第三输入缓存均为二级缓存；第一输入缓存与第二输入缓存为乒乓缓存结构，用于存储指令数据；第三输入缓存用于存储目标模板。
本发明的一种嵌入式高速实时场景图像生成装置，包括同步串口控制器、DSP数字信号处理器、DDR存储器。其中，DSP包括：指令数据接收模块、输入缓存模块、图像处理模块、输出缓存模块。通过所述输入缓存模块存储指令数据，并通过调用所述图像处理模块根据指令数据和预设的目标模板生成场景图像，并将所述场景图像写入所述DDR，实现了场景图像的高速实时生成；在接收到输出控制信号后，通过输出缓存模块从DDR中读取待输出的场景图像，并输出至图像输出接口板，实现了场景图像的高速实时输出。
附图说明
通过以下参照附图而提供的具体实施方式部分，本发明的特征和优点将变得更加容易理解，在附图中：
图1是本发明的嵌入式高速实时场景图像生成装置的结构示意图；
图2是本发明的曝光控制请求信号与传输控制请求信号的时序图；
具体实施方式
下面参照附图对本发明的示例性实施方式进行详细描述。对示例性实施方式的描述仅仅是出于示范目的，而绝不是对本发明及其应用或用法的限制。
针对现有技术中的场景生成器不能高速实时生成、传输场景图像的问题，本发明提供了一种嵌入式高速实时场景图像生成装置。本发明的主要思路是，通过同步串口控制器将指令数据传输并存储至DSP中的输入缓存模块，并由图像处理模块根据输入缓存模块中的指令数据和预设的目标模板生成场景图像，并将所述场景图像存储至DDR中；在接收到输出控制信号后，输出缓存模块从DDR中读取待输出的场景图像，并将所述待输出的场景图像输出至图像输出接口板。本发明通过优化场景图像生成、传输的各个环节，实现了场景图像的高速实时生成与传输，确保了场景图像的生成时间小于2ms,场景图像从开始生成到传输完毕的总时间小于一帧时间，即10ms。
下面结合附图1详细说明本发明的技术方案。图1为本发明实施例的嵌入式高速实时场景图像生成装置，包括：同步串口控制器1、DSP2、DDR3。其中，同步串口控制器1分别与仿真计算机4和DSP2相连，DDR3与DSP2相连。
同步串口控制器1用于接收仿真计算机4实时输出的指令数据，并将所述指令数据传输至DSP2。一般的，所述指令数据包括目标数据、背景数据。其中，目标数据包括目标的形状、位置、大小、灰度等数据。
DSP2包括指令数据接收模块201、输入缓存模块202、图像处理模块203、输出缓存模块204。其中，指令数据接收模块201用于接收同步串口控制器1传输的指令数据，并将所述指令数据发送至输入缓存模块202。输入缓存模块202用于存储所述指令数据。优选的，输入缓存模块202包括第一输入缓存、第二输入缓存、第三输入缓存；并且，第一至第三输入缓存均为二级缓存；第一输入缓存与第二输入缓存构成乒乓缓存结构，用于存储指令数据；第三输入缓存用于存储目标模板。本发明实施例通过在DSP2内部二级缓存中开辟乒乓缓存空间，保证了指令数据的实时刷新和数据的存取效率。图像处理模块203用于根据输入缓存模块202中的指令数据和预设于输入缓存模块202中的目标模板生成场景图像，并将所述场景图像写入DDR3。输出缓存模块204用于在接收到来自图像输出接口板5的输出请求信号后，从DDR3中读取待输出的场景图像，并将所述待输出的场景图像输出至图像输出接口板5。其中，所述待输出的场景图像为最新生成的场景图像。
本发明实施例通过将指令数据和目标模板存储在二级缓存中，实现了DSP对指令数据和目标模板的高速读取；通过实时读取的指令数据和预生成的目标模板进行场景图像的合成，并将合成后的场景图像存储于DDR中，进一步提高了场景图像生成的速度，使得场景图像的生成时间小于2ms。另外，本发明实施例通过输出缓存模块输出场景图像，提高了场景图像输出的速度。
优选的，本发明实施例中的DSP2还包括中断控制模块205。中断控制模块205用于预先将来自图像输出接口板5的输出请求信号设置为一级中断源，并在接收到所述输出请求信号后作出中断响应，并将所述输出请求信号发送至输出缓存模块204，以使输出缓存模块204执行场景图像的输出。在本发明实施例中，来自图像输出接口板5的输出请求信号包括曝光控制请求信号、传输控制请求信号；所述曝光控制请求信号用于请求获取待输出的场景图像的指针；所述传输控制请求信号用于请求将所述待输出的场景图像分块输出。
下面结合附图2对本发明实施例中曝光控制请求信号和传输控制请求信号的优选构成形式进行说明。从图2可见，曝光控制请求信号的一个周期Tb包括定位请求有效时间T1、定位请求无效时间T2；所述传输控制信号的一个周期Ts包括传输请求累积有效时间T3和传输请求无效时间T4，所述T3由N1个te和N1个ti组成，te为传输请求有效时间，ti为辅助传输请求无效时间，并且Tb＝Ts；所述曝光控制请求信号与所述传输控制信号的发送时序满足：一个Tb周期内所述T3的起始时刻与一个Ts周期内所述T2的起始时刻为同一时刻。优选的，N1＝6。
本发明实施例中，通过将实时性要求高的输出请求信号设置为一级中断源，使得DSP能够第一时间响应上述中断源，有利于场景图像的高速实时传输。通过优化曝光控制请求信号和传输控制请求信号的发送时序关系，并且通过将场景图像分块输出，进一步提高了图像传输的实时性。
优选的，本发明实施例的装置还包括Flash6。Flash6与DSP2相连。并且，Flash6用于存储DSP2的软件代码，并在系统加电后将所述软件代码加载。
在具体实施时，DSP2还包括接口模块206，用于与同步串口控制器1、DDR3、图像输出接口板5、Flash6进行通讯。优选的，接口模块206包括16位总线接口、32位总线接口、DDR总线接口、SPI总线接口。其中，所述16位总线接口用于与同步串口控制器1进行通讯；所述32位总线接口用于与图像输出接口板5进行通讯；所述DDR总线接口用于与DDR3进行通讯；所述SPI总线接口用于与Flash6进行通讯。优选的，所述32位总线接口为同步FIFO先入先出工作模式。本发明实施例中通过将32位总线接口配置为传输效率最高的同步FIFO先入先出工作模式，进一步提高了场景图像输出的高速实时性。
本发明实施例中的嵌入式高速实时场景图像生成装置能够在2ms内生成场景图像，在7ms内对场景图像完成分块输出，从而保证在一帧时间，即10ms内完成一幅512×512的16-bit的场景图像的生成与传输，实现了高速实时生成、传输场景图像序列的功能。
虽然参照示例性实施方式对本发明进行了描述，但是应当理解，本发明并不局限于文中详细描述和示出的具体实施方式，在不偏离权利要求书所限定的范围的情况下，本领域技术人员可以对所述示例性实施方式做出各种改变。

Claims (7)

1.一种嵌入式高速实时场景图像生成装置，其特征在于，所述装置包括：同步串口控制器、DSP数字信号处理器、DDR存储器；其中，所述同步串口控制器、所述DDR分别与所述DSP相连；
所述同步串口控制器用于接收仿真计算机实时输出的指令数据，并将所述指令数据传输至所述DSP；其中，所述指令数据包括目标数据、背景数据；
所述DSP包括：指令数据接收模块、输入缓存模块、图像处理模块、输出缓存模块；其中，所述指令数据接收模块用于接收所述同步串口控制器传输的指令数据，并将所述指令数据发送至所述输入缓存模块；所述输入缓存模块用于存储所述指令数据；所述图像处理模块用于根据所述输入缓存模块中的指令数据和预设的目标模板生成场景图像，并将所述场景图像写入所述DDR；所述输出缓存模块用于在接收到来自图像输出接口板的输出请求信号后，从所述DDR中读取待输出的场景图像，并将所述待输出的场景图像输出至图像输出接口板；
其中，所述待输出的场景图像为最新生成的场景图像；
所述输出请求信号包括曝光控制请求信号、传输控制请求信号；
所述曝光控制请求信号用于请求获取待输出的场景图像的指针；所述传输控制请求信号用于请求将所述待输出的场景图像分块输出；
所述曝光控制请求信号的一个周期Tb包括定位请求有效时间T1、定位请求无效时间T2；所述传输控制信号的一个周期Ts包括传输请求累积有效时间T3和传输请求无效时间T4，所述T3由N1个传输请求有效时间te和N1个辅助传输请求无效时间ti组成，并且Tb＝Ts；
所述曝光控制请求信号与所述传输控制信号的发送时序满足：一个Tb周期内所述T3的起始时刻与一个Ts周期内所述T2的起始时刻为同一时刻。
2.如权利要求1所述的装置，其特征在于，所述装置还包括Flash闪存；
所述Flash与所述DSP相连，用于存储所述DSP的软件代码，并在系统加电后将所述软件代码加载。
3.如权利要求1所述的装置，其特征在于，所述DSP还包括中断控制模块；
所述中断控制模块用于预先将来自图像输出接口板的输出请求信号设置为一级中断源，并将接收到的所述输出请求信号发送至所述输出缓存模块。
4.如权利要求1所述的装置，其特征在于，N1＝6。
5.如权利要求2所述的装置，其特征在于，所述DSP的接口模块包括16位总线接口、32位总线接口、DDR总线接口、SPI总线接口；
其中，所述16位总线接口用于与所述同步串口控制器进行通讯；所述32位总线接口用于与所述图像输出接口板进行通讯；所述DDR总线接口用于与所述DDR进行通讯；所述SPI总线接口用于与所述Flash进行通讯。
6.如权利要求5所述的装置，其特征在于，所述32位总线接口为同步FIFO先入先出工作模式。
7.如权利要求1所述的装置，其特征在于，所述输入缓存模块包括第一输入缓存、第二输入缓存、第三输入缓存；并且，第一至第三输入缓存均为二级缓存；
第一输入缓存与第二输入缓存为乒乓缓存结构，用于存储指令数据；第三输入缓存用于存储目标模板。
CN201610012903.0A 2016-01-08 2016-01-08 一种嵌入式高速实时场景图像生成装置 Active CN105681651B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610012903.0A CN105681651B (zh) 2016-01-08 2016-01-08 一种嵌入式高速实时场景图像生成装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610012903.0A CN105681651B (zh) 2016-01-08 2016-01-08 一种嵌入式高速实时场景图像生成装置

Publications (2)

Publication Number Publication Date
CN105681651A CN105681651A (zh) 2016-06-15
CN105681651B true CN105681651B (zh) 2018-11-06

Family

ID=56299765

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610012903.0A Active CN105681651B (zh) 2016-01-08 2016-01-08 一种嵌入式高速实时场景图像生成装置

Country Status (1)

Country Link
CN (1) CN105681651B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108234885B (zh) * 2018-02-26 2020-08-14 北京仿真中心 一种同步控制图像生成系统
CN112985747A (zh) * 2021-05-08 2021-06-18 中国空气动力研究与发展中心超高速空气动力研究所 一种高超声速风洞协同控制与仿真装置及控制方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101118568A (zh) * 2007-09-19 2008-02-06 中国科学院上海技术物理研究所 仿真红外探测器输出信号的装置及方法
CN104239271A (zh) * 2014-09-16 2014-12-24 中国科学院光电技术研究所 一种采用fpga和dsp实现的仿真图像播放器
CN104866447A (zh) * 2015-06-12 2015-08-26 哈尔滨工业大学 一种应用于飞行场景仿真的图像注入模块

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4288461B2 (ja) * 2002-12-17 2009-07-01 日本電気株式会社 対称型画像フィルタ処理装置、プログラム、及びその方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101118568A (zh) * 2007-09-19 2008-02-06 中国科学院上海技术物理研究所 仿真红外探测器输出信号的装置及方法
CN104239271A (zh) * 2014-09-16 2014-12-24 中国科学院光电技术研究所 一种采用fpga和dsp实现的仿真图像播放器
CN104866447A (zh) * 2015-06-12 2015-08-26 哈尔滨工业大学 一种应用于飞行场景仿真的图像注入模块

Also Published As

Publication number Publication date
CN105681651A (zh) 2016-06-15

Similar Documents

Publication Publication Date Title
WO2012068486A2 (en) Load/store circuitry for a processing cluster
CN103198042A (zh) Pci航空串行总线板卡及实现动态加载数据处理方法
CN106095604A (zh) 一种多核处理器的核间通信方法及装置
CN115098412B (zh) 外设访问控制器、数据访问装置及对应方法、介质和芯片
CN105681651B (zh) 一种嵌入式高速实时场景图像生成装置
US7454589B2 (en) Data buffer circuit, interface circuit and control method therefor
CN111290986A (zh) 一种基于神经网络的总线互联系统
CN112988647A (zh) 一种TileLink总线到AXI4总线转换系统及方法
US8825465B2 (en) Simulation apparatus and method for multicore system
CN103812739B (zh) Fpga与dsp的通信装置和通信方法
CN111767995A (zh) 运算方法、装置及相关产品
WO2015060845A1 (en) Emi mitigation on high-speed lanes using false stall
CN102542525B (zh) 一种信息处理设备以及信息处理方法
CN106294225A (zh) 一种数据读取方法、对端设备及控制器
CN112395246A (zh) 用于实现多个推理计算引擎的方法和装置
Madhuri et al. Design and implementation of EDMA controller for AI based DSP SoCs for real-time multimedia processing
CN106156031B (zh) 一种信息处理方法及电子设备
CN115906531A (zh) 高速缓冲存储器的模拟方法、装置、电子设备和存储介质
CN110225353A (zh) 一种图像解码方法、装置、设备及计算机可读存储介质
EP3989038A1 (en) Multi-core synchronization signal generation circuit, chip, and synchronization method and device
CN109062843A (zh) 一种基于iic总线的数据存储方法及系统
CN212031963U (zh) 高密度雷达信号模拟控制处理电路
KR20220122756A (ko) 프로세서 및 구현 방법, 전자 기기, 및 기록 매체
CN104063351B (zh) 一种用于乒乓防冲突的高速复接器同步串行接口设计方法
CN112766475A (zh) 处理部件及人工智能处理器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant