CN104866447A - 一种应用于飞行场景仿真的图像注入模块 - Google Patents

Abstract

一种应用于飞行场景仿真的图像注入模块，涉及图像传输领域。是为了满足飞行场景仿真对场景显示的实时性与图像数据传输高速率的要求。它包括嵌入在FPGA中的USB 3.0接口模块、LVDS接口模块、图像数据转换模块以及高速缓存模块；所述USB 3.0接口模块用于与场景生成计算机进行USB数据交互；LVDS接口模块用于对下位操作系统进行2路的LVDS下行数据传输；图像数据转换模块用于对场景图像进行转换；高速缓存模块用于对数据进行高速缓冲存储。本发明适用于飞行器模拟飞行测试场合。

Description

一种应用于飞行场景仿真的图像注入模块

技术领域

本发明涉及图像传输领域。

背景技术

随着航空航天技术的高速发展，飞行器，包括飞机、卫星、航天飞船、导弹等，被广泛应用于军事、民用以及科学研究等领域。目标特征捕获系统是飞行器的关键组成部分，对飞行器的技术指标和性能起着至关重要的作用。目标特征捕获系统通过接收依据目标及背景的光学特性反射或辐射的电磁波，直接探测飞行器与目标的相对位置，实现自动搜索、识别和跟踪目标，并从中提取目标信息，反馈给飞行器以便控制。目标特征捕获系统的测试是目标特征捕获系统研制过程的重要组成部分，包括外场实际飞行测试与动态飞行场景仿真测试两种测试方法。由于飞行器外场实际飞行成本高、风险高、测试周期长，加之飞行活动受天气等诸多因素限制，在进行飞行器外场飞行测试目标特征捕获系统之前，采用以计算机技术、信息处理技术与计算机图形学为基础的飞行场景仿真测试可以有效地缩短研发周期、降低研发成本、降低测试风险，为目标特征捕获系统的性能评价和改进提供分析依据。

动态场景生成是飞行场景仿真的关键技术，主要任务是模拟飞行过程中的动态场景，具有良好的灵活性和通用性。动态场景生成系统依据目标数据(几何特性、光学特性等)及目标特征捕捉系统传感器参数(视场角、分辨率等)完成目标特征捕获系统光学系统和捕获系统的分析建模，实现具有场景辐射特性、目标几何特征与光学特性的场景建模仿真，从而在观测坐标系下生成场景图像。在飞行仿真测试中，需要模拟飞行器和目标的姿态以及运行轨迹等变化，系统对场景图像的动态变化提出了新的需求。同时，高帧频、高分辨率的动态飞行场景模拟仿真需要产生海量场景图像，海量场景图像的实时显示对数字图像格式转换等处理的实时性和动态图像注入目标特征捕获系统的高速率提出了新的要求。

发明内容

本发明是为了满足飞行场景仿真对场景显示的实时性与图像数据传输高速率的要求，从而提供一种应用于飞行场景仿真的图像注入模块。

一种应用于飞行场景仿真的图像注入模块，它包括嵌入在FPGA中的USB 3.0接口模块、LVDS接口模块、图像数据转换模块以及高速缓存模块；

所述USB 3.0接口模块用于与场景生成计算机进行USB数据交互；

LVDS接口模块用于对下位操作系统进行2路的LVDS下行数据传输；

图像数据转换模块用于对场景图像进行转换；

高速缓存模块用于对数据进行高速缓冲存储；

USB 3.0接口模块通过FX3内部同步从设备FIFO的数据读写操作实现高速数据传输；

USB 3.0接口模块的数据传输模式为数据块传输。

LVDS接口模块采用串化器和解串器实现对下位操作系统的下行数据传输；

所述串化器和解串器均有三个工作状态：

初始化状态：首先分别将串行器与解串器的PLL与各自本地时钟同步，然后将解串器与用于通讯的串化器同步；

数据传输状态：当检测到LOCK＝0，进入数据传输状态；

再同步状态：若解串器未检测到LVDS输入的嵌入时钟，即LOCK＝1，则再次转入再同步状态，再同步完成后，LOCK＝0，转入数据传输状态。

LVDS接口模块采用18位的Bus LVDS SERDES芯片DS92LV18实现。

图像数据转换模块包括帧格式转换模块和灰度填充模块；

所述帧格式转换模块用于对场景图像进行帧格式转换；

灰度填充模块用于对场景图像进行成度填充。

高速缓存模块是基于DMA与乒乓操作实现的。

高速缓存模块包括输入数据选择单元、接收FIFO单元RX_FIFO0、接收DMA单元RX_DMA0、HMC0、发送DMA单元TX_DMA0、发送FIFO单元TX_FIFO0、Nios Ⅱ、接收FIFO单元RX_FIFO1、接收DMA单元RX_DMA1、HMC1、发送DMA单元TX_DMA1、发送FIFO单元TX_FIFO1、输出数据选择单元和两片DDR3；

其中：接收FIFO单元RX_FIFO0、接收DMA单元RX_DMA0组成接收通道0；

接收FIFO单元RX_FIFO1、接收DMA单元RX_DMA1组成接收通道1；

发送FIFO单元TX_FIFO0、发送DMA单元TX_DMA0组成发送通道0；

发送FIFO单元TX_FIFO1、发送DMA单元TX_DMA1组成发送通道1；

所述输入数据选择单元用于接收来自图像数据转换模块的场景图像数据；

所述输入数据选择单元将场景图像数据分成两路数据，第一路数据先后通过接收FIFO单元RX_FIFO0、接收DMA单元RX_DMA0、HMC0、发送DMA单元TX_DMA0和发送FIFO单元TX_FIFO0发送至输出数据选择单元；

第二路数据先后通过接收FIFO单元RX_FIFO1、接收DMA单元RX_DMA1、HMC1、发送DMA单元TX_DMA1和发送FIFO单元TX_FIFO1发送至输出数据选择单元；

输出数据选择单元用于将场景图像数据发送给LVDS接口模块；

所述HMC0和HMC1分别与两片DDR3进行数据交互；

所述HMC0和HMC1分别与Nios Ⅱ通信；

接收DMA单元RX_DMA0、接收DMA单元RX_DMA1和Nios Ⅱ之间相互进行数据交互；

发送DMA单元TX_DMA0、发送DMA单元TX_DMA1和Nios Ⅱ之间相互进行数据交互。

本发明获得的有益效果：

1)、本发明的图像注入模块传输速率最高传输速率达2376Mbps；

2)、本发明的图像注入模块支持将分辨率低于512×512的图像进行灰度填充至分辨率为512×512的图像；

3)、本发明的图像注入模块可与带USB 3.0接口的计算机进行超高速通信，兼容USB 2.0接口的高速通信；

4)、本发明的图像注入模块可与带LVDS接口的信息处理机进行通信。

附图说明

图1是本发明所述图像注入模块的总体框图；

图2是基于芯片FX3的USB 3.0接口原理示意图；

图3是DS92LV18逻辑框图；

图4是基于SERDES的LVDS接口原理示意图；

图5是LVDS接口逻辑状态转换原理示意图；

图6是图像数据转换原理示意图；

图7是基于DMA与乒乓操作的高速缓存原理示意图；

图8是芯片FX3固件程序DMA通道设置原理示意图；

图9是USB 3.0主机软件流程示意图；

图10是本发明的产品结构参数示意图；

图11是本发明的工作流程示意图；

具体实施方式

具体实施方式一、结合图1说明本具体实施方式，一种应用于飞行场景仿真的图像注入模块，它包括：

(1)硬件设计：主要功能是传输场景生成计算机生成的图像，在系统闭环测试时需传输信息处理机反馈的参数给场景生成计算机，包括USB 3.0接口、LVDS接口、图像数据转换以及高速缓存；

(2)软件设计：主要功能是配置USB 3.0控制芯片并调用USB 3.0接口驱动传输图像数据，在系统环路测试时传输反馈的信息处理机参数，包括USB 3.0主机软件以及USB 3.0固件程序。

2、硬件设计

由于FPGA在灵活性、开发成本以及开发周期等方面的优势，高速动态场景生成系统的硬件平台-图像注入模块采用FPGA作为核心器件。Altera公司的Cyclone V系列FPGA在逻辑资源、存储资源、可用I/O、功耗上都具有很大优势，且Cyclone V拥有外部存储硬核，可实现最高400MHz的工作频率，因此本发明采用Altera公司的Cyclone V系列中的5CEFA7F31I7N作为功能模块的主控器件。

2.1、USB 3.0接口模块

为实现将计算机的动态场景生成图像传输到图像处理及存储模块，本发明采用基于USB3.0的上行接口设计。集成MCU的USB 3.0控制芯片集成物理层与数据链路层，并通过MCU实现USB 3.0协议与控制，可最大限度的发挥USB 3.0的高速特性，简化了程序设计，极大地降低了USB 3.0接口的开发难度。从设计成本与开发难度多方面综合考虑，本发明采用FPGA外接集成MCU的USB 3.0的方案设计USB 3.0接口。

CYPRESS公司FX3系列CYUSB3014芯片以其高度集成、设计灵活的特性成为USB 3.0外设控制器的首选。FX3内部集成32位ARM926EJ-S微处理器，工作频率为200MHz，具有强大的数据处理能力，可控制外部芯片接口，并用于构建定制应用。该芯片完全兼容USB 3.0和USB 2.0规范，集成USB 3.0和USB 2.0物理层，并提供SPI、I2C、UART和I2S接口与外部设备进行通信。FX3具有一个高性能、高灵活度、可进行完全配置的并行通用可编程接口GPIF II(General Programmable InterFace II)，可与DSP、ASIC、FPGA或任意处理器无缝连接，数据传输速率可达320Mbps。片载512KB RAM适合代码与数据存储，内部集成inter-portDMA架构，可实现超过400Mbps的数据传输能力。

本发明采用基于FX3的USB 3.0接口设计，同步从设备FIFO接口非常适合外部处理器(FPGA/ASIC/DSP)需要对EZ-USB FX3内部FIFO缓冲区进行数据读写操作的应用。同步从设备FIFO接口是GPIF II的首选实施方式，可以满足高吞吐量的要求，本发明使用从设备FIFO进行接口设计，其硬件系统框图如图2所示。

2.2、LVDS接口模块

基于SERDES的LVDS接口设计操作简单，无需外加逻辑实现并串转换，并且可实现较高速率与较远距离的LVDS传输。本发明采用2路基于SERDES的LVDS接口实现下行接口设计。由于传输的数据位宽为16位，加上2位控制数据，本发明选用18位的Bus LVDSSERDES芯片DS92LV18。该芯片传输频率为15～66MHz，单向传输速率高达1188Mbps，完全满足每路400Mbps的速率要求。DS92LV18逻辑框图如图3所示。基于SERDES的LVDS接口设计如图4所示。

完成LVDS接口硬件设计后，还需设计接口逻辑实现时序控制，方可实现数据的高速传输，LVDS接口逻辑状态转换如图5所示。DS92LV18串化器和解串器各有三个正常工作状态：

(1)初始化状态：DS92LV18上电后，器件自动实现初始化，包括2部分，首先分别将串行器与解串器的PLL与各自本地时钟同步，然后将解串器与通讯的串行器同步；

(2)数据传输状态：当检测到LOCK＝0，进入数据传输状态；

(3)再同步状态：解串器一旦未检测到LVDS输入的嵌入时钟，LOCK＝1，自动进入再同步状态，再同步完成后LOCK＝0，再次进入数据传输状态。

2.3、图像数据转换模块

图像处理有多种实现方案，包括ASIC、DSP、FPGA等。由于ASIC与DSP在图像处理方面的缺陷，而FPGA高性能、低成本、设计灵活以及开发周期短的特点，成为图像处理的理想平台。本发明基于FPGA的图像处理主要实现两个功能：图像帧格式转换与图像灰度填充，如图6所示。

2.4 高速缓存模块

存储单元的输入为一路USB 3.0接口，而输出为2路LVDS高速接口，可采用2片DDR3SDRAM实现基于乒乓操作的高速数据缓存。要实现800Mbps的DDR3 SDRAM存取速率，可采用DMA方式实现数据传输。DMA传输不占用CPU资源，具有快速传输大量突发性数据的能力，可以很好地满足数据传输的实时性和高速性要求。本发明采用基于DMA与乒乓操作的高速缓存设计，如图7所示。

3、软件设计

3.1USB 3.0固件程序

USB 3.0接口固件程序实现FX3的功能配置。为了实现USB 3.0的双向数据传输，需在固件中设置2个DMA通道：发送通道为U2P通道，接收通道为P2U通道。USB支持四种基本的数据传输模式：控制传输、等时传输、中断传输与数据块传输。其中，数据块传输数据流，主要是利用USB总线的空闲带宽进行数据传输，可以在不确定的时间内传输大量数据，适合于数据量大、数据传输正确性要求高的场合。本发明需要传输大量的正确图像，对数据量和传输正确性都有较高要求。因此，本发明在FX3固件中将USB 3.0数据传输模式设置为数据块传输。

由于USB 3.0发送计算机生成的场景图像，数据量大，速率要求高；而USB 3.0接收信息处理机的反馈参数回传，数据量小，速率要求不高。在进行FX3固件配置时，增大U2P通道缓冲区大小，适当降低P2U通道缓冲区大小。本设计中，每个DMA缓冲区大小设置为16KB，U2P通道DMA缓冲区计数为8，P2U通道DMA缓冲区计数为4。FX3固件程序DMA通道设置如图8所示。

3.2、USB 3.0主机软件

CYPRESS公司提供了CYUSB3014驱动程序CyUSB.sys以及驱动程序高级编程接口：基于C++库的CyAPI.lib链接库和基于C#库的CyAPI.dll链接库。通过链接库，用户需要调用编程接口实现USB 3.0主机应用软件的编程设计。鉴于C#执行需通过虚拟机，运行速度较慢。为了实现软件的独立运行以及较快的运行速度，本设计采用基于C++库的CyAPI.lib链接库进行USB 3.0主机软件开发。

Windows Forms指能够在Microsoft操作系统平台上运行的、有着友好界面外观(如窗体、菜单、控件等)的程序，它是微软的.NET开发框架的图形用户界面部分。Windows Forms继承了微软MFC的优点，但更加简单与强大。同时，Windows Forms提供图形设备接口GDI+，调用API即可实现2D图像生成与图像输出等图像操作，便于场景生成软件的开发。因此，本设计采用Microsoft Visual Studio的Windows Forms Application开发USB 3.0主机应用软件，其流程如图9所示。

本发明的工作流程如图11所示。

1)安装USB 3.0驱动程序，并下载固件完成重枚举；

2)打开场景生成主机软件，完成信息配置；

3)经USB 3.0接口发送图像至图像注入模块；

4)FPGA进行图像数据转换；

5)FPGA将接收到的图像转至DDR3存储器；

6)读取DDR3存储器经LVDS总线传至信息处理机。

本发明取得的有益效果：

1)、本方法设计的图像注入模块传输速率最高传输速率达2376Mbps；

2)、本方法设计的图像注入模块支持将分辨率低于512×512的图像进行灰度填充至分辨率为512×512的图像；

3)、本方法设计的图像注入模块可与带USB 3.0接口的计算机进行超高速通信，兼容USB2.0接口的高速通信；

4)、本方法设计的图像注入模块可与带LVDS接口的信息处理机进行通信。

本发明提出了一种应用于高速动态飞行场景仿真的图像注入模块，用以满足场景生成对场景显示的实时性与图像数据传输高速率等要求。图像注入模块是目标特征捕获系统测试的关键环节，主要内容是根据目标特征捕获系统的测试需求，完成面向高速图像传输的通道设计，为被测试的目标特征捕获系统提供目标和背景图像。本发明的成果将成为飞行器模拟飞行测试的重要组成部分，其研制具有很大的现实意义与实用价值。

Claims (8)

1.一种应用于飞行场景仿真的图像注入模块，其特征是：它包括嵌入在FPGA中的USB3.0接口模块、LVDS接口模块、图像数据转换模块以及高速缓存模块；

所述USB 3.0接口模块用于与场景生成计算机进行USB数据交互；

LVDS接口模块用于对下位操作系统进行2路的LVDS下行数据传输；

图像数据转换模块用于对场景图像进行转换；

高速缓存模块用于对数据进行高速缓冲存储。

2.根据权利要求1所述的一种应用于飞行场景仿真的图像注入模块，其特征在于USB 3.0接口模块通过芯片FX3内部同步从设备FIFO的数据读写操作实现高速数据传输；

3.根据权利要求1所述的一种应用于飞行场景仿真的图像注入模块，其特征在于USB 3.0接口模块的数据传输模式为数据块传输。

4.根据权利要求1所述的一种应用于飞行场景仿真的图像注入模块，其特征在于LVDS接口模块采用串化器和解串器实现对下位操作系统的下行数据传输；

所述串化器和解串器均有三个工作状态：

初始化状态：首先分别将串行器与解串器的PLL与各自本地时钟同步，然后将解串器与用于通讯的串化器同步；

数据传输状态：当检测到LOCK＝0，进入数据传输状态；

其中：LOCK为解串器PLL锁定状态标识；

再同步状态：若解串器未检测到LVDS输入的嵌入时钟，即LOCK＝1，则再次转入再同步状态，再同步完成后，LOCK＝0，转入数据传输状态。

5.根据权利要求1所述的一种应用于飞行场景仿真的图像注入模块，其特征在于LVDS接口模块采用18位的Bus LVDS SERDES芯片DS92LV18实现。

6.根据权利要求1所述的一种应用于飞行场景仿真的图像注入模块，其特征在于图像数据转换模块包括帧格式转换模块和灰度填充模块；

所述帧格式转换模块用于对场景图像进行帧格式转换；

灰度填充模块用于对场景图像进行成度填充。

7.根据权利要求1所述的一种应用于飞行场景仿真的图像注入模块，其特征在于高速缓存模块是基于DMA与乒乓操作实现的。

8.根据权利要求7所述的一种应用于飞行场景仿真的图像注入模块，其特征在于高速缓存模块包括输入数据选择单元、接收FIFO单元RX_FIFO0、接收DMA单元RX_DMA0、HMC0、发送DMA单元TX_DMA0、发送FIFO单元TX_FIFO0、Nios Ⅱ、接收FIFO单元RX_FIFO1、接收DMA单元RX_DMA1、HMC1、发送DMA单元TX_DMA1、发送FIFO单元TX_FIFO1、输出数据选择单元和两片DDR3；

其中：接收FIFO单元RX_FIFO0、接收DMA单元RX_DMA0组成接收通道0；

接收FIFO单元RX_FIFO1、接收DMA单元RX_DMA1组成接收通道1；

发送FIFO单元TX_FIFO0、发送DMA单元TX_DMA0组成发送通道0；

发送FIFO单元TX_FIFO1、发送DMA单元TX_DMA1组成发送通道1；

所述输入数据选择单元用于接收来自图像数据转换模块的场景图像数据；

所述输入数据选择单元将场景图像数据分成两路数据，第一路数据先后通过接收FIFO单元RX_FIFO0、接收DMA单元RX_DMA0、HMC0、发送DMA单元TX_DMA0和发送FIFO单元TX_FIFO0发送至输出数据选择单元；

第二路数据先后通过接收FIFO单元RX_FIFO1、接收DMA单元RX_DMA1、HMC1、发送DMA单元TX_DMA1和发送FIFO单元TX_FIFO1发送至输出数据选择单元；

输出数据选择单元用于将场景图像数据发送给LVDS接口模块；

所述HMC0和HMC1分别与两片DDR3进行数据交互；

所述HMC0和HMC1分别与Nios Ⅱ通信；

接收DMA单元RX_DMA0、接收DMA单元RX_DMA1和Nios Ⅱ之间相互进行数据交互；

发送DMA单元TX_DMA0、发送DMA单元TX_DMA1和Nios Ⅱ之间相互进行数据交互。