CN211788995U - 半导体器件结构 - Google Patents
半导体器件结构 Download PDFInfo
- Publication number
- CN211788995U CN211788995U CN202020412036.1U CN202020412036U CN211788995U CN 211788995 U CN211788995 U CN 211788995U CN 202020412036 U CN202020412036 U CN 202020412036U CN 211788995 U CN211788995 U CN 211788995U
- Authority
- CN
- China
- Prior art keywords
- passivation layer
- semiconductor device
- layer
- double
- device structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本实用新型提供了一种半导体器件结构，所述半导体器件结构包括半导体基板以及设置在所述半导体基板上的双钝化层，其中，所述半导体基板包括一基底以及设置在所述基板上的金属阵列；所述双钝化层包括设置在所述金属阵列之间，所述双钝化层包括依次设置在所述半导体基板上的第一钝化层和第二钝化层，且未设置双钝化层结构的区域形成压焊窗口。所提供的半导体器件的双钝化层结构的钝化保护效果优异，使所述半导体器件的双钝化层结构的适用性更广泛，使用更灵活。
Description
技术领域
本实用新型涉及半导体工艺流程领域，尤其涉及一种半导体器件结构。
背景技术
随着LED照明驱动IC的持续更新换代，产品性能价格比要求越来越高。这就要求芯片设计工艺也要持续更新，保证与之相匹配。其中，工艺流程要求设计恰当，为了节约成本，保证达到效果的同时，工艺流程要求尽量简化。
近年来，对于小功率LED Drive IC产品，已经是将超高压LDMOS器件集成在了Driver IC芯片之上，这需要用到BCD工艺，BCD工艺是指把双极器件和CMOS器件同时制作在同一芯片上，该工艺综合了双极器件高跨导、强负载驱动能力和CMOS集成度高、低功耗的优点，使其互相取长补短，发挥各自的优点。更为重要的，集成了DMOS功率器件，DMOS可以在开关模式下工作，功耗极低。不需要昂贵的封装和冷却系统就可以将大功率传递给负载。然而，BCD工艺对工艺流程的技术要求都提出了巨大的挑战。其中，挑战主要体现在：一是UHVLDMOS的击穿电压很高，通常在700V以上，要求器件结构击穿特性好；二是UHVLDMOS的可靠性要求也比较高。由于工艺的要求提高，因此，对产品形成的钝化层的性质要求也较高，目前是市面上的半导体器件结构钝化层性能较差，会影响后续的加工处理。
实用新型内容
本实用新型的目的在于提供一种半导体器件结构，旨在解决现有技术中半导体器件结构钝化层效果较弱，影响后续加工使用的问题。
为实现上述实用新型目的，本实用新型采用的技术方案如下：
一种半导体器件结构，所述半导体器件结构包括半导体基板以及设置在所述半导体基板上的双钝化层，其中，所述半导体基板包括一基底以及设置在所述基板上的金属阵列；所述双钝化层包括设置在所述金属阵列之间，且所述双钝化层包括依次设置在所述半导体基板上的第一钝化层和第二钝化层，且未设置双钝化层结构的区域形成压焊窗口。
本实用新型所提供的半导体器件结构，所述半导体器件结构包括半导体基板以及设置在所述半导体基板上的双钝化层，其中，所述半导体基板包括一基底以及设置在所述基板上的金属阵列；所述双钝化层包括设置在所述金属阵列之间，且所述双钝化层包括依次设置在所述半导体基板上的第一钝化层和第二钝化层，且未设置双钝化层结构的区域形成压焊窗口；所提供的半导体器件结构的钝化效果优异，使所述半导体器件结构的适用性更广泛，使用更灵活。
附图说明
图1是利用本实用新型实施例1提供的的半导体器件结构图。
具体实施方式
为使本实用新型实施例的目的、技术方案和技术效果更加清楚，下面将对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本实用新型一部分实施例，而不是全部的实施例。结合本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
在本实用新型的描述中，需要理解的是，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本实用新型的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
本实用新型实施例提供了一种半导体器件结构，如图1所示，所述半导体器件结构包括半导体基板以及设置在所述半导体基板上的双钝化层3，其中，所述半导体基板包括一基底1以及设置在所述基板上的金属阵列2；所述双钝化层3包括设置在所述金属阵列之间，所述双钝化层包括依次设置在所述半导体基板上的第一钝化层4和第二钝化层5；且未设置双钝化层结构的区域形成压焊窗口6。所提供的半导体器件的双钝化层结构的钝化保护效果优异，使所述半导体器件的双钝化层结构的适用性更广泛，使用更灵活。
优选的，所述基底选自硅多晶、硅单晶、硅片、硅外延片、非晶硅薄膜的任意一种。
优选的，设置在所述基板上的金属阵列，所述金属层通过沉积或者贴合的方式进行制备得到的，设置金属阵列，主要是保证在半导体器件施加电压时，半导体表面形成电荷层。进一步优选的，所述金属阵列选自铜、镍、金、铝、镍磷、钯和钛中的一种的单层金属结构或几种的多层金属结构。
进一步，所述双钝化层3包括设置在所述金属阵列之间，且所述双钝化层包括依次设置在所述半导体基板上的第一钝化层4和第二钝化层5。设置第一钝化层结构，能够保证在半导体提前表面形成第一钝化结构，起到一定的保护效果。优选的，所述第一钝化层的厚度为1～1.5μm；若厚度过厚，则会影响后续的刻蚀处理，导致形成的产品无法较好地使用。进一步优选的，所述第一钝化层选自二氧化硅层、氮化硅层、氮氧化硅层的至少一种。
进一步，在所述第一钝化层背离所述半导体基板的一侧表面设置第二钝化层，以所述第二钝化层为阻挡层，能够实现对第一钝化层的加工处理，确保制备得到包括双钝化层结构的半导体器件。优选的，所述第二钝化层的厚度为5～8μm，若厚度过厚，则会影响后续对第一钝化层的刻蚀处理，导致形成的产品无法较好地使用。进一步优选的，所述第二钝化层选自聚酰亚胺层或聚对苯撑苯并二噁唑纤维层。
进一步的，未设置双钝化层结构的区域形成压焊窗口。优选的，所述压焊窗口为正方形压焊窗口或圆形压焊窗口。进一步的，所述压焊窗口的面积大小为所述金属阵列的金属材料的面积大小的70％～93％。在一些实施例中，所述压焊窗口为正方形压焊窗口，且所述正方形压焊窗口区的边长为70～90μm。在一些实施例中，所述压焊窗口为圆形压焊窗口，且所述圆形压焊窗口的直径为70～90μm。设置所述压焊窗口区，保证能够满足压焊引线要求，更加适用于半导体器件的使用。
本实用新型所述半导体器件结构由以下所述半导体器件结构的制备方法制备得到。
相应的，本实用新型实例还提供一种半导体器件结构的制备工艺，包括如下步骤：
S01.提供半导体基板，所述半导体基板包括基板以及设置在所述基板上的金属阵列；在所述半导体基板的金属阵列所在的表面制备第一钝化层；
S02.在所述第一钝化层背离所述半导体基板的一侧表面沉积聚合物，制备第二钝化层；
S03.对所述第二钝化层覆盖所述金属阵列的区域进行光刻处理，得到间隔设置的第二钝化层，所述间隔设置的第二钝化层设置在所述金属阵列之间；
S04.对所述第一钝化层覆盖所述金属阵列的区域进行刻蚀处理，得到间隔设置的双钝化层结构，所述间隔设置的双钝化层结构设置在所述金属阵列之间，其中，未设置双钝化层结构的区域形成压焊窗口。
本发明所述半导体器件的双钝化层结构的制备工艺，提供半导体基板，首先直接在在所述半导体基板的金属阵列所在的表面制备第一钝化层，其次是在所述第一钝化层背离所述半导体基板的一侧表面沉积聚合物，制备第二钝化层，接着，对所述第二钝化层覆盖所述金属阵列的区域进行光刻处理，通过光刻处理，能够对半导体晶片表面的第二钝化层进行开孔，以便进后续的加工，再以第二钝化层作为阻挡层，继续对第一钝化层进行刻蚀处理，由于以第二钝化层作为阻挡层，进而保护了其下方的材质不被刻蚀，该制备工艺采用了“单次光刻”的方法制备半导体器件的双钝化层结构，且保证所述间隔设置的双钝化层结构设置在所述金属阵列之间，其中，未设置双钝化层结构的区域形成压焊窗口，能够实现半导体器件的作用效果。与传统的进行“两次光刻得到双钝化层”的工艺相比，本发明所述的半导体器件的双钝化层结构的制备工艺仅需要“单次光刻”处理即可得到“双钝化层结构”，省去了对第一钝化层的光刻过程，直接对第二钝化层进行光刻处理，再以第二钝化层为阻挡层对第一钝化层进行刻蚀处理即可，工艺流程简单，耗费时间短，工艺加工成本低，有利于广泛应用。
具体的，在上述步骤S01，提供半导体基板，所述半导体基板包括基板以及设置在所述基板上的金属阵列；在所述半导体基板的金属阵列所在的表面制备第一钝化层。优选的，所述基底选自硅多晶、硅单晶、硅片、硅外延片、非晶硅薄膜的任意一种。优选的，设置在所述基板上的金属阵列，所述金属层通过沉积或者贴合的方式进行制备得到的，设置金属阵列，主要是保证在半导体器件施加电压时，半导体表面形成电荷层。进一步优选的，所述金属阵列选自铜、镍、金、铝、镍磷、钯和钛中的一种的单层金属结构或几种的多层金属结构。
进一步，在所述半导体基板的金属阵列所在的表面制备第一钝化层；设置第一钝化层结构，能够保证在半导体表面形成第一钝化结构，起到一定的保护效果。
优选的，所述第一钝化层的材料选自SiO2、Si3N4、SiON的任意一种或几种。在本发明优选实施例中，采用化学气相沉积法在所述基底材料的表面制备所述第一钝化层。在一些实施例中，采用低压化学气相沉积技术在相对较高的温度下利用垂直或水平管式炉在所述基底材料的表面制备所述第一钝化层。在一些实施例中，采用等离子体增强化学气相沉积技术在温度相对较低的真空条件下所述基底材料的表面制备所述第一钝化层。
优选的，所述第一钝化层的厚度为1～1.5μm。若第一钝化层的厚度太厚，则会影响后续的刻蚀工艺，进而影响刻蚀效果。在本发明优选实施例中，所述述第一钝化层的厚度为1μm。
具体的，在上述步骤S02中，在所述第一钝化层背离所述半导体基板的一侧表面沉积聚合物，制备第二钝化层。
优选的，所述聚合物选自聚酰亚胺或聚对苯撑苯并二噁唑纤维。选自上述材料作为第二钝化层的材料，可以保证制备得到的第二钝化层的钝化效果较好。在本发明优选实施例中，所述聚合物选自聚酰亚胺。
进一步的，在所述第一钝化层背离所述半导体基板的一侧表面沉积聚合物，制备第二钝化层。优选的，采用溶液加工法在所述第一钝化层背离所述基底材料的一侧表面制备第二钝化层；其中，所述溶液加工法包括但不限于涂布。在本发明优选实施例中，所述第二钝化层为聚酰亚胺层。
在一些实施例中，在所述第一钝化层背离所述基底材料的一侧表面涂布聚合物，制备第二钝化层。在本发明具体实施例中，在所述第一钝化层背离所述基底材料的一侧表面制备第二钝化层的工艺包括如下步骤：
S021.提供一转盘，将所述半导体基板固定于所述转盘上，且使得所述金属阵列所在的表面朝上；
S022.将所述聚合物滴加并涂布在所述第一钝化层背离所述半导体基板的一侧表面，一边转动转盘一边均匀涂覆，形成所述第二钝化层。
优选的，所述所述第二钝化层的厚度为5～8μm。若厚度过厚，则会影响后续的光刻工艺，进而影响产品的性质，不利已形成双钝化结构。
具体的，在上述步骤S03中，对所述第二钝化层覆盖所述金属阵列的区域进行光刻处理，得到间隔设置的第二钝化层，所述间隔设置的第二钝化层设置在所述金属阵列之间；通过光刻处理，能够对半导体晶片表面的第二钝化层进行开孔，以便进后续的加工。
优选的，对所述第二钝化层覆盖所述金属阵列的区域进行光刻处理，得到间隔设置的第二钝化层的步骤中，所述光刻处理包括如下步骤：
S031.对所述第二钝化层进行光刻胶涂布、曝光处理；
S032.对经曝光处理后的第二钝化层依次进行显影处理、光刻胶剥离处理以及第二钝化层固化处理得到间隔设置的第二钝化层。
在上述步骤S031中，对所述第二钝化层进行光刻胶涂布、曝光处理得到曝光处理后的第二钝化层；优选的，对所述第二钝化层进行曝光处理得到曝光处理后的第二钝化层的步骤中，以氟化氪作为光源，设置数值孔径0.6～0.7nm、焦深距离0.7～0.8μm、套刻精度65～70nm；控制分辨率为0.18～0.5μm，结合相移掩膜板技术进行曝光处理。采用上述方法进行曝光处理能够对第二钝化层进行选择性曝光。在本发明优选实施例中，所述曝光处理以氟化氪作为光源，设置数值孔径0.6nm、焦深距离0.7μm、套刻精度65nm；控制分辨率为0.18μm，结合相移掩膜板技术进行曝光处理。
在上述步骤S032中，对所述曝光处理后的第二钝化层依次进行显影处理、光刻胶剥离处理以及第二钝化层固化处理得到间隔设置的第二钝化层。
优选的，所述显影处理的方法包括提供显影液，采用显影液对所述曝光处理后的第二钝化层进行喷甩处理，对多余的光阻进行溶解以及甩干处理。与此同时，对形成窗口区域的第二钝化层进行溶解以及甩干处理。
优选的，对所述曝光处理后的第二钝化层依次进行显影处理后，进行剥离处理。所述剥离处理的方法包括提供剥离液，采用剥离液对溶解出的光阻从第二钝化层表面进行剥离。
优选的，对所述曝光处理后的第二钝化层依次进行显影处理、剥离处理后，再进行固化处理，进行固化处理的目的一方面为了完全蒸发掉光刻胶里边的溶剂，另一方面是增强第二钝化层的硬度和强度，提高第二钝化层对覆盖的下表面的保护能力。优选的，所述固化处理的步骤中，所述固化处理的温度为350～380℃，所述固化处理的时间为2～2.5小时。在本发明优选实施例中，所述固化处理的步骤中，所述固化处理的温度为350℃，固化处理的时间为2小时。
具体的，在上述步骤S04中，对所述第一钝化层覆盖所述金属阵列的区域进行刻蚀处理，得到间隔设置的双钝化层结构，所述间隔设置的双钝化层结构设置在所述金属阵列之间，其中，未设置双钝化层结构的区域形成压焊窗口。对第一钝化层进行刻蚀处理，以第二钝化层作为阻挡层，进而保护了其下方的材质不被刻蚀，该制备工艺采用了“单次光刻”的方法制备半导体器件的双钝化层结构，且保证所述间隔设置的双钝化层结构设置在所述金属阵列之间，其中，未设置双钝化层结构的区域形成压焊窗口，能够实现半导体器件的作用效果。与传统的进行“两次光刻得到双钝化层”的工艺相比，本发明所述的半导体器件的双钝化层结构的制备工艺仅需要“单次光刻”处理即可得到“双钝化层结构”，省去了对第一钝化层的光刻过程，直接对第二钝化层进行光刻处理，再以第二钝化层为阻挡层对第一钝化层进行刻蚀处理即可，工艺流程简单，耗费时间短，工艺加工成本低，有利于广泛应用。
优选的，对所述第一钝化层覆盖所述金属阵列的区域进行刻蚀处理采用普通干法刻蚀工艺。进一步优选的，由于对所述第一钝化层覆盖所述金属阵列的区域进行刻蚀处理，得到间隔设置的双钝化层结构，所述间隔设置的双钝化层结构设置在所述金属阵列之间，其中，未设置双钝化层结构的区域形成压焊窗口。
优选的，所述压焊窗口为正方形压焊窗口或圆形压焊窗口。进一步的，所述压焊窗口的面积大小为所述金属阵列的金属材料的面积大小的70％～93％。在一些实施例中，所述压焊窗口为正方形压焊窗口，且所述正方形压焊窗口区的边长为70～90μm。在一些实施例中，所述压焊窗口为圆形压焊窗口，且所述圆形压焊窗口的直径为70～90μm。设置所述压焊窗口区，保证能够满足压焊引线要求，更加适用于半导体器件的使用。
下面以具体实施例的内容进一步进行说明。
实施例1
一种半导体器件结构，如图1所示，所述半导体器件结构包括半导体基板以及设置在所述半导体基板上的双钝化层3，其中，所述半导体基板包括一基底1以及设置在所述基板上的金属阵列2；所述双钝化层3包括设置在所述金属阵列之间，所述双钝化层包括依次设置在所述半导体基板上的第一钝化层4和第二钝化层5；且未设置双钝化层结构的区域形成压焊窗口6。
其中，所述第一钝化层为二氧化硅层，所述第一钝化层的厚度为1μm；所述第二钝化层为聚酰亚胺层，且所述第二钝化层的厚度为5μm；所述压焊窗口为正方形压焊窗口，且所述正方形压焊窗口的边长为70μm。
实施例2
一种半导体器件结构，如图1所示，所述半导体器件结构包括半导体基板以及设置在所述半导体基板上的双钝化层3，其中，所述半导体基板包括一基底1以及设置在所述基板上的金属阵列2；所述双钝化层3包括设置在所述金属阵列之间，所述双钝化层包括依次设置在所述半导体基板上的第一钝化层4和第二钝化层5；且未设置双钝化层结构的区域形成压焊窗口6。其中，所述第一钝化层为氮化硅层，所述第一钝化层的厚度为1μm；所述第二钝化层为聚酰亚胺层，且所述第二钝化层的厚度为6μm；所述压焊窗口为正方形压焊窗口，且所述正方形压焊窗口的边长为80μm。
实施例3
一种半导体器件结构，如图1所示，所述半导体器件结构包括半导体基板以及设置在所述半导体基板上的双钝化层3，其中，所述半导体基板包括一基底1以及设置在所述基板上的金属阵列2；所述双钝化层3包括设置在所述金属阵列之间，所述双钝化层包括依次设置在所述半导体基板上的第一钝化层4和第二钝化层5；且未设置双钝化层结构的区域形成压焊窗口6。
其中，所述第一钝化层为氮氧化硅层，所述第一钝化层的厚度为1μm；所述第二钝化层为聚酰亚胺层，且所述第二钝化层的厚度为7μm；所述压焊窗口为正方形压焊窗口，且所述正方形压焊窗口的边长为90μm。
本实用新型所提供的半导体器件结构，所述半导体器件结构包括半导体基板以及设置在所述半导体基板上的双钝化层，其中，所述半导体基板包括一基底以及设置在所述基板上的金属阵列；所述双钝化层包括设置在所述金属阵列之间，且所述双钝化层包括依次设置在所述半导体基板上的第一钝化层和第二钝化层；且未设置双钝化层结构的区域形成压焊窗口。所提供的半导体器件结构的钝化效果优异，使所述半导体器件结构的适用性更广泛，使用更灵活。
以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型的保护范围之内。
Claims (9)
1.一种半导体器件结构，其特征在于，所述半导体器件结构包括半导体基板以及设置在所述半导体基板上的双钝化层，其中，所述半导体基板包括一基底以及设置在所述基板上的金属阵列；所述双钝化层包括设置在所述金属阵列之间，所述双钝化层包括依次设置在所述半导体基板上的第一钝化层和第二钝化层，且未设置双钝化层结构的区域形成压焊窗口。
2.根据权利要求1所述的半导体器件结构，其特征在于，所述第一钝化层的厚度为1～1.5μm。
3.根据权利要求1所述的半导体器件结构，其特征在于，所述第二钝化层的厚度为5～8μm。
4.根据权利要求1～3任一所述的半导体器件结构，其特征在于，所述第一钝化层选自二氧化硅层、氮化硅层或氮氧化硅层的任意一种或几种形成的复合层。
5.根据权利要求1～3任一所述的半导体器件结构，其特征在于，所述第二钝化层选自聚酰亚胺层或聚对苯撑苯并二噁唑纤维层。
6.根据权利要求1～3任一所述的半导体器件结构，其特征在于，所述金属阵列选自铜、镍、金、铝、镍磷、钯和钛中的一种的单层金属结构或几种的多层金属结构。
7.根据权利要求1～3任一所述的半导体器件结构，其特征在于，所述压焊窗口为正方形压焊窗口或圆形压焊窗口。
8.根据权利要求7所述的半导体器件结构，其特征在于，所述压焊窗口的面积大小为所述金属阵列的金属材料的面积大小的70％～93％。
9.根据权利要求8所述的半导体器件结构，其特征在于，所述正方形压焊窗口的边长为70～90μm；和/或，
所述圆形压焊窗口的直径为70～90μm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202020412036.1U CN211788995U (zh) | 2020-03-26 | 2020-03-26 | 半导体器件结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202020412036.1U CN211788995U (zh) | 2020-03-26 | 2020-03-26 | 半导体器件结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN211788995U true CN211788995U (zh) | 2020-10-27 |
Family
ID=72927668
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202020412036.1U Active CN211788995U (zh) | 2020-03-26 | 2020-03-26 | 半导体器件结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN211788995U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113658921A (zh) * | 2021-08-13 | 2021-11-16 | 长鑫存储技术有限公司 | 半导体结构的制造方法和半导体结构 |
-
2020
- 2020-03-26 CN CN202020412036.1U patent/CN211788995U/zh active Active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113658921A (zh) * | 2021-08-13 | 2021-11-16 | 长鑫存储技术有限公司 | 半导体结构的制造方法和半导体结构 |
| CN113658921B (zh) * | 2021-08-13 | 2023-10-17 | 长鑫存储技术有限公司 | 半导体结构的制造方法和半导体结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11043448B2 (en) | Semiconductor device with vertically separated openings and manufacturing method thereof | |
| US8853868B2 (en) | Semiconductor structures including sub-resolution alignment marks | |
| CN103000574B (zh) | 形成具有响应于外部刺激的有源区域的半导体管芯的方法 | |
| US3699646A (en) | Integrated circuit structure and method for making integrated circuit structure | |
| TWI326674B (en) | Semiconductor apparatus and method for manufacturing the same | |
| US20060094231A1 (en) | Method of creating a tapered via using a receding mask and resulting structure | |
| TW201320268A (zh) | 晶片封裝體及其形成方法 | |
| US8491955B2 (en) | Method of manufacturing electronic apparatus including plastic substrate, electronic apparatus manufactured using the method, and apparatus for use in the method | |
| KR100855015B1 (ko) | 패키징된 집적회로 및 그 제조 방법 | |
| KR101125994B1 (ko) | 관통 기판 인터커넥트들을 형성하는 방법들 | |
| CN111564411B (zh) | 一种半导体装置及其形成方法 | |
| TW201735382A (zh) | 晶片封裝體及其製造方法 | |
| CN113410175B (zh) | 一种tsv导电通孔结构制备方法 | |
| CN211788995U (zh) | 半导体器件结构 | |
| CN100530631C (zh) | 半导体晶片及由该半导体晶片形成的半导体器件 | |
| CN113451141A (zh) | 半导体器件的双钝化层结构及其制备方法 | |
| TWI623986B (zh) | 封裝結構及其形成方法 | |
| TWI418002B (zh) | 晶片封裝體及其製造方法 | |
| CN1677685A (zh) | 光半导体集成电路装置 | |
| JPS62118543A (ja) | 半導体集積回路装置 | |
| US20110084411A1 (en) | Semiconductor die | |
| ITVI20110169A1 (it) | Dispositivo elettronico flessibile e metodo per la fabbricazione dello stesso | |
| KR100618685B1 (ko) | 반도체소자의 패드영역 형성방법 | |
| JP7066403B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| KR100341848B1 (ko) | 반도체소자의보호막형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |