CN211744855U - 光模块及电路板叠层结构 - Google Patents

光模块及电路板叠层结构 Download PDF

Info

Publication number
CN211744855U
CN211744855U CN202020449687.8U CN202020449687U CN211744855U CN 211744855 U CN211744855 U CN 211744855U CN 202020449687 U CN202020449687 U CN 202020449687U CN 211744855 U CN211744855 U CN 211744855U
Authority
CN
China
Prior art keywords
layer
board
plate
hole
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202020449687.8U
Other languages
English (en)
Inventor
李星
李艳国
胡梦海
罗畅
彭浪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Fastprint Circuit Tech Co Ltd
Guangzhou Fastprint Circuit Technology Co Ltd
Original Assignee
Shenzhen Fastprint Circuit Tech Co Ltd
Guangzhou Fastprint Circuit Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Fastprint Circuit Tech Co Ltd, Guangzhou Fastprint Circuit Technology Co Ltd filed Critical Shenzhen Fastprint Circuit Tech Co Ltd
Priority to CN202020449687.8U priority Critical patent/CN211744855U/zh
Application granted granted Critical
Publication of CN211744855U publication Critical patent/CN211744855U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本实用新型涉及一种光模块及电路板叠层结构,电路板叠层结构包括至少n层由上至下依次叠层设置的板层,相邻的所述板层之间分别通过连接层连接,第一连通孔由第二层的连接层贯穿至第n‑2层的连接层,第二连通孔贯穿第二层的连接层,第三连通孔贯穿第n‑2层的连接层,第四连通孔贯穿第一层的连接层,第五连通孔贯穿第n‑1层的连接层;避免了在第一层的板层、第三层的板层、第n‑2层的板层及第n层的板层上形成不同深度的孔,电镀时,只需一次电镀即可实现,降低电镀次数,进而降低电镀对第一层的板层、第二层的板层、第n‑2层的板层及第n层的板层表面铜厚及线宽的伤害,提升了板层上的阻抗信号线的阻抗控制精度。

Description

光模块及电路板叠层结构
技术领域
本实用新型涉及电路板技术领域,特别是涉及光模块及电路板叠层结构。
背景技术
在高速信号传输应用场景中,PCB与阻抗匹配对于减少高速信号的损耗至关重要,因此阻抗精度控制已成为应用于高速信号传输的PCB的核心指标之一。然而,传统的PCB的板层上线路的铜厚极差及线宽极差加剧,导致对层板上的阻抗信号线的阻抗控制不利。
实用新型内容
基于此,有必要针对上述问题,提供一种提升阻抗控制精度的光模块及电路板叠层结构。
一种电路板叠层结构,包括至少n层由上至下依次叠层设置的板层,n为大于或等于6的整数,相邻的所述板层之间分别通过连接层连接;其中,由上至下第一层的板层、第三层的板层、第n层的板层及第n-2层的板层上均布置有阻抗信号线;所述电路板叠层结构内开设有第一连通孔、第二连通孔、第三连通孔、第四连通孔及第五连通孔,所述第一连通孔由第二层的连接层贯穿至第n-2层的连接层且使第二层的板层与第n-1层的板层电性互连,所述第二连通孔贯穿第二层的连接层且使第二层的板层与第三层的板层电性互连,所述第三连通孔贯穿第n-2层的连接层且使第n-1层的板层与第n-2层的板层电性互连,所述第四连通孔贯穿第一层的连接层且使第一层的板层与第二层的板层电性互连,所述第五连通孔贯穿第n-1层的连接层且使第n层的板层与第n-1层的板层电性互连;所述板层的层数n大于或等于6层。
在其中一个实施例中,所述第一连通孔为机械孔,所述第二连通孔与所述第三连通孔为激光孔。
在其中一个实施例中,所述第四连通孔及所述第五连通孔为激光孔。
在其中一个实施例中,所述第一连通孔为至少两个,至少两个所述第一连通孔间隔设置。
在其中一个实施例中,所述第四连通孔与所述第五连通孔为至少两个,至少两个所述第四连通孔间隔设置,至少连两个所述第五连通孔间隔设置。
在其中一个实施例中,所述连接层为固化片层或者半固化片层。
在其中一个实施例中,所述板层的层数n为8层或10层。
在其中一个实施例中,当n为大于6时,所述第三层的板层与所述第n-2层的板层之间的板层中的一层或多层上设置有阻抗信号线,设置有所述阻抗信号线的所述板层与所述第二层的板层和/或所述第n-1层的板层之间开设有互连孔。
在其中一个实施例中,所述第二层的板层至所述第n-1层的板层之间的板层上开设有所述第一连通孔的位置设置隔离环,所述隔离环围绕所述第一连通孔设置。
一种光模块,包括上述所述的电路板叠层结构。
上述光模块及电路板叠层结构,第三层的板层与第n-2层的板层之间电性互连,通过第三层的板层通过第二连通孔电性互连至第二层的板层,第二层的板层通过第一连通孔电性互连至第n-1层的板层,第n-1层的板层通过第三连通孔电性互连至第n-2层的板层实现。避免了在第三层的板层上直接开设与第n-2层的板层电性互连的孔结构,只需在第二层的板层至第三层的板层之间钻第二连通孔,第n-1层的板层至第n-2层的板层之间钻设第三连通孔,且由于第二连通孔与第三连通孔仅存在两层板之间,进而避免了在第三层的板层与第n-2层的板层上形成不同深度的孔,在对第二连通孔与第三连通孔进行电镀时,只需一次电镀即可实现,降低电镀次数,进而降低电镀对第三层的板层与第n-2层的板层表面铜厚及线宽的伤害,提升了第三层的板层与第n-2层的板层上的阻抗信号线的阻抗控制精度。
实现第一层的板层与第三层的板层之间的电性互连,第一层的板层通过第四连通孔与第二层的板层电性互连,第二层的板层通过第二连通孔与第三层的板层电性互连实现;而实现第一层的板层与第n层的板层之间的电性互连,第一层的板层通过第四连通孔与第二层的板层电性互连,第二层的板层通过第一连通孔与第n-1层的板层电性互连,第n-1层的板层通过第五连通孔与第n层的板层电性互连实现,进而在第一层的板层上仅需要形成第四连通孔,且第四连通孔钻设在第一层的板层与第二层的板层之间,进而避免了在第一层的板层上形成不同深度的孔,在对第四连通孔进行电镀时,只需一次电镀即可实现,降低电镀次数,进而降低电镀对第一层的板层表面铜厚及线宽的伤害,提升了第一层的板层上的阻抗信号线的阻抗控制精度。同理,在第n层的板层上仅需要形成第五连通孔,且第五连通孔钻设在第n层的板层与第n-1层的板层之间,进而避免了在第n层的板层上形成不同深度的孔,在对第五连通孔进行电镀时,只需一次电镀即可实现,降低电镀次数,进而降低电镀对第n层的板层表面铜厚及线宽的伤害,提升了第n层的板层上的阻抗信号线的阻抗控制精度,进而提高光模块的阻抗控制精度,提高信号传输质量。
附图说明
构成本申请的一部分的附图用来提供对本实用新型的进一步理解,本实用新型的示意性实施例及其说明用于解释本实用新型,并不构成对本实用新型的不当限定。
为了更清楚地说明本实用新型实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本实用新型的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
此外,附图并不是1:1的比例绘制,并且各个元件的相对尺寸在附图中仅示例地绘制,而不一定按照真实比例绘制。在附图中:
图1为一实施例中的电路板叠层结构的结构示意图;
图2为传统的电路板叠层结构的结构示意图。
具体实施方式
为使本实用新型的上述目的、特征和优点能够更加明显易懂,下面结合附图对本实用新型的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本实用新型。但是本实用新型能够以很多不同于在此描述的其它方式来实施,本领域技术人员可以在不违背本实用新型内涵的情况下做类似改进,因此本实用新型不受下面公开的具体实施例的限制。
在本实用新型的描述中,需要理解的是,术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本实用新型和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本实用新型的限制。
此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本实用新型的描述中,“多个”的含义是至少两个,例如两个,三个等,除非另有明确具体的限定。
在本实用新型中,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或成一体;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通或两个元件的相互作用关系,除非另有明确的限定。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本实用新型中的具体含义。
在本实用新型中,除非另有明确的规定和限定,第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触,或第一和第二特征通过中间媒介间接接触。而且,第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方,或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方,或仅仅表示第一特征水平高度小于第二特征。
需要说明的是,当元件被称为“固定于”或“设置于”另一个元件,它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件,它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“上”、“下”、“左”、“右”以及类似的表述只是为了说明的目的,并不表示是唯一的实施方式。
请参阅图1,本实用新型一实施例中的电路板叠层结构10,至少能够提高阻抗信号线的阻抗控制精度。具体地,电路板叠层结构10包括至少n层由上至下依次叠层设置的板层,相邻的所述板层之间分别通过连接层连接;其中,由上至下第一层的板层、第三层的板层、第n层的板层及第n-2层的板层上均布置有阻抗信号线;所述电路板叠层结构10内开设有第一连通孔100、第二连通孔200、第三连通孔300、第四连通孔400及第五连通孔500,所述第一连通孔100由第二层的连接层贯穿至第n-2层的连接层且使第二层的板层与第n-1层的板层电性互连,所述第二连通孔200贯穿第二层的连接层且使第二层的板层与第三层的板层电性互连,所述第三连通孔300贯穿第n-2层的连接层且使第n-1层的板层与第n-2层的板层电性互连,所述第四连通孔400贯穿第一层的连接层且使第一层的板层与第二层的板层电性互连,所述第五连通孔500贯穿第n-1层的连接层且使第n层的板层与第n-1层的板层电性互连。
一实施例中,板层的层数n为大于或等于6的整数。在本实施例中,板层的层数为8层。在其他实施例中,板层的层数n还可以为6层、7层、9层、10层等其他数目,也可以根据具体设计要求进行设置。当板层的层数n大于6层时,能够方便在第三层的板层与第n-2层的板层之间的板层上设置其他线路,增加电路板叠层结构10的功能。
一实施例中,由于连接层设置于相邻两个板层之前,进而连接层的层数为n-1层。当板层的层数为8层时,连接层的数量为7层。在其他实施例中,连接层的数量还可以与板层的层数相同,在第n层的板层背向于相邻板层的一侧可以层叠设置连接层。
如图1所示的电路板叠层结构10,当板层的层数为8层时,在使用时,按由上至下的顺序,第三层的板层L3与第六层的板层L6之间电性互连,第三层的板层L3通过第二连通孔200电性互连至第二层的板层L2,第二层的板层L2通过第一连通孔100电性互连至第七层的板层L7,第七层的板层L7通过第三连通孔300电性互连至第六层的板层L6实现。避免了在第三层的板层L3上直接开设与第六层的板层L6电性互连的孔结构,只需在第二层的板层L2至第三层的板层L3之间钻第二连通孔200,第七层的板层L7至第六层的板层L6之间钻设第三连通孔300,且由于第二连通孔200与第三连通孔300仅存在两层板层之间,进而避免了在第三层的板层L3与第六层的板层L6上形成不同深度的孔,在对第二连通孔200与第三连通孔300进行电镀时,只需一次电镀即可实现,降低电镀次数,进而降低电镀对第三层的板层L3与第六层的板层L6表面铜厚及线宽的伤害,提升了第三层的板层L3与第六层的板层L6上的阻抗信号线的阻抗控制精度。
实现第一层的板层L1与第三层的板层L3之间的电性互连,第一层的板层L1通过第四连通孔400与第二层的板层L2电性互连,第二层的板层L2通过第二连通孔200与第三层的板层L3电性互连实现;而实现第一层的板层L1与第八层的板层L8之间的电性互连,第一层的板层L1通过第四连通孔400与第二层的板层L2电性互连,第二层的板层L2通过第一连通孔100与第七层的板层L7电性互连,第七层的板层L7通过第五连通孔500与第八层的板层L8电性互连实现,进而在第一层的板层L1上仅需要形成第四连通孔400,且第四连通孔400开设在第一层的板层L1与第二层的板层L2之间,进而避免了在第一层的板层L1上形成不同深度的孔,在对第四连通孔400进行电镀时,只需一次电镀即可实现,降低电镀次数,进而降低电镀对第一层的板层L1表面铜厚及线宽的伤害,提升了第一层的板层L1上的阻抗信号线的阻抗控制精度。同理,在第八层的板层L8上仅需要形成第五连通孔500,且第五连通孔500钻设在第八层的板层L8与第七层的板层L7之间,进而避免了在第八层的板层L8上形成不同深度的孔,在对第五连通孔500进行电镀时,只需一次电镀即可实现,降低电镀次数,进而降低电镀对第八层的板层L8表面铜厚及线宽的伤害,提升了第八层的板层L8上的阻抗信号线的阻抗控制精度,进而提高光模块的阻抗控制精度,提高信号传输质量。
一实施例中,所述连接层为固化片层或者半固化片层。通过设置固化片层或者半固化片层方便连接相邻的两层板层,进而便于压合形成电路板叠层结构10。
一实施例中,所述第一连通孔100为机械孔,所述第二连通孔200与所述第三连通孔300为激光孔。其中,机械孔即为利用机械钻头钻设形成。激光孔为利用激光钻机钻设形成。在本实施例中,板层的层数n为8层时,自上而下第一连通孔100由第二层的连接层N2贯穿至第六层的连接层N6,导致第一连通孔100的需要钻设的板层数及连接层的数量较多。通过机械孔能够提高第一连通孔100开设的稳定性。
在本实施例中,板层的层数n为8层时,自上而下第二连通孔200仅贯穿第二层的连接层N2,第三连通孔300贯穿第六层的连接层N6,进而使得第二连通孔200与第三连通孔300仅穿过两层板层。而激光孔的精度高、效率高、成本高,能够提高第二连通孔200与第三连通孔300的稳定性。而对于第三层的板层L3与第六层的板层L6仅存在激光孔,仅需对激光孔进行电镀,降低电镀次数,提升了第三层的板层L3与第六层的板层L6上的阻抗信号线的阻抗控制精度。在其他实施例中,第二连通孔200与第三连通孔300还可以为机械孔,对于第三层的板层L3与第六层的板层L6仅存在机械孔,进而仅需对机械孔进行电镀,降低电镀次数。
具体地,所述第三层的板层上电镀所述第二连通孔200,所述第n-2层的板层上电镀所述第三连通孔300。通过电镀能够使得第二连通孔200与第三连通孔300的内壁上附着金属层,进而便于通过第二连通孔200使得第二层的板层L2与第三层的板层之间电性互连,便于通过第三连通孔300使得第n-1层的板层与第n-2层的板层之间电性互连。在本实施例中,第三层的板层L3上电镀第二连通孔200,第六层的板层L6上电镀所述第三连通孔300。
一实施例中,所述第四连通孔400及所述第五连通孔500为激光孔。在本实施例中,板层的层数n为8层时,自上而下第四连通孔400贯穿第一层的连接层N1,第五连通孔500贯穿第七层的连接层N7,进而使得第四连通孔400及第五连通孔500仅穿过一层连接层。且激光孔的精度高、效率高、成本高,能够提高第四连通孔400及第五连通孔500的稳定性。且在第一层的板层L1与第八层的板层L8仅存在激光孔,进而仅需对激光孔进行电镀,降低电镀次数,提升了第一层的板层L1与第八层的板层L8上的阻抗信号线的阻抗控制精度。
在其他实施例中,第四连通孔400及第五连通孔500还可以为机械孔,在第一层的板层与第n层的板层仅存在机械孔,进而仅需对机械孔进行电镀,降低电镀次数。
具体地,所述第一层的板层上电镀所述第四连通孔400,所述第n层的板层上电镀所述第五连通孔500。通过电镀能够使得第四连通孔400及第五连通孔500的内壁上附着金属层,进而便于通过第四连通孔400使得第一层的板层与第二层的板层之间电性互连,便于通过第五连通孔500使得第n层的板层与第n-1层的板层之间电性互连。
请参阅图2,一般的为了实现两个设置有阻抗信号线的板层之间的电性互连,需要在板层之间钻设孔实现电性互连。如图2中的电路板叠层结构20包括板层B1、板层B2、板层B3、板层B4、板层B5、板层B6、板层B7及板层B8,其中,板层B1、板层B3、板层B6及板层B8上设置有阻抗信号线,进而需要实现板层B1与板层B8的电性互连,板层B1与板层B3的电性互连,板层B3与板层B6的电性互连,板层B6与板层B8的电性互连,由于板层数量的限制,导致需要在板层B3与板层B6之间的连接层钻设第一机械孔202,在板层B1与板层B8之间的连接层钻设第二机械孔204,板层B1与板层B2、板层B2与板层B3、板层B6与板层B7、板层B7与板层B8之间的连接层需要钻设激光孔206,导致在设置有阻抗信号线的板层B1、板层B3、板层B6及板层B8同时存在机械孔与激光孔,导致需要分别对机械孔及激光孔看至少经过两次电镀,随着电镀次数的增加将导致板层B1、板层B3、板层B6及板层B8上线路的铜厚极差及线宽极差加剧,导致对板层B1、板层B3、板层B6及板层B8上的阻抗信号线的阻抗控制不利。
电路板叠层结构10中,对阻抗影响较大的因素主要有设置有阻抗信号线的板层上的铜厚均匀性及线宽均匀性。图2中的方案,在板层B1、板层B3、板层B6及板层B8上均需要至少两次电镀,进而导致在板层B1、板层B3、板层B6及板层B8上铜厚均匀性及线宽均匀性较差。若通过提升电镀的均匀性来避免,导致电路板叠层结构10的生产周期较长,且成本较高。
上述电路板叠层结构10,第一层的板层、第三层的板层、第n-2层的板层及第n层的板层上避免出现机械孔和激光孔同时存在,而仅存在一种激光孔,从而能够减少对机械孔的电镀次数,进而避免对第一层的板层、第二层的板层、第n-2层的板层及第n层的板层表面上线路的铜厚的伤害,能够有效提升了第一层的板层、第二层的板层、第n-2层的板层及第n层的板层阻抗信号线的阻抗控制精度。而第二层的板层及第n-1层的板层上没有布置阻抗信号线,进而增加第二层的板层及第n-1层的板层上的电镀次数不会影响增加电路板叠层结构10的整体的阻抗控制精度,能够从整体上能提升阻抗品质。
同时,上述电路板叠层结构10中在压合的过程中,如图1所示,以板层的层数n为8层为例,可以先将第二层的板层L2至第七层的板层L7压合在一起,进一步可以将第一层的板层L1及第八层的板层L8分别压合在第二层的板层L2与第七层的板层L7上,进而通过两次压合即可完成电路板叠层结构10。
而如图2中的电路板叠层结构20,在压合的过程中,首先需要将板层B3至板层B6压合在一起,进一步需要将板层B2及板层B7分别压合在板层B3至板层B6上,下一步需要将板层B1及板层B8分别压合在板层B2至板层B3上。导致图2中的方案至少需要三次压合,进而本申请中的电路板叠层结构10能够减少至少一次压合过程中,能够缩短加工周期,进而能够降低加工成本。
在本实施例中,所述第一连通孔100为至少两个,至少两个所述第一连通孔100间隔设置。其中一个第一连通孔100用于与第四连通孔400及第五连通孔500实现第一层的板层与第n层的板层之间的电性互连,另一第一连通孔100用于与第二连通孔200与第三连通孔300实现第三层的板层与第n-2层的板层之间的电性互连,以提高电性互连的稳定性,降低相互干扰可能性。在其他实施例中,第一连通孔100的数量还可以根据设计要求大于两个。
具体地,所述第四连通孔400与所述第五连通孔500为至少两个,至少两个所述第四连通孔400间隔设置,至少连两个所述第五连通孔500间隔设置。其中一第四连通孔400与第一连通孔100及其中一第五连通孔500实现第一层的板层与第n层的板层之间的电性互连,另一第四连通孔400与第二连通孔200实现第一层的板层与第三层的板层之间的电性互连,另一第五连通孔500与第三连通孔300实现第n层的板层与第n-2层的板层之间的电性互连,以提高电性互连的稳定性,降低相互干扰可能性。在其他实施例中,第四连通孔400的数量还可以根据设计要求大于两个。第五连通孔500的数量还可以根据设计要求大于两个。
在其他实施例中,当n为大于6时,所述第三层的板层与所述第n-2层的板层之间的板层中的一层或多层上设置有阻抗信号线,设置有所述阻抗信号线的所述板层与所述第二层的板层和/或所述第n-1层的板层之间开设有互连孔。通过在所述第三层的板层与所述第n层的板层之间的板层上设置阻抗信号线,能够进一步提高电路板叠层结构10的信号传输。而通过开设有互连孔,方便使得设置有阻抗信号线的板层通过第二层的板层至第n-2层的板层之间的第一连通孔100及互连孔与其他设置有阻抗信号线的板层电性互连,且避免了在设置有阻抗信号线的板层上开设有不同深度的孔,进而导致需要开设不同类型的孔,增加电镀次数。
如图1所示,在本实施例中,板层的层数n为8层时,在第三层的板层L3与第六层的板层L6之间设置有第四层的板层L4与第五层的板层L5,第四层的板层L4与第五层的板层L5上没有设置有阻抗信号线。在其他实施例中,还可以在第四层的板层L4和/或第五层的板层L5上设置阻抗信号线。
一实施例中,第二层的板层至所述第n-1层的板层之间的板层上开设有所述第一连通孔100的位置设置隔离环,所述隔离环围绕所述第一连通孔100设置。通过在第二层的板层与第n-1层的板层之间的板层上设置隔离环,能够有效提高第二层的板层与第n-1层的板层电性互连的稳定性。
如图1所示,在本实施例中,板层的层数n为8时,由于第一连通孔100贯穿第二层的连接层N2与第六层的连接层N6,进而在第三层的板层L3、第四层的板层L4、第五层的板层L5及第六层的板层L6上开设有所述第一连通孔100的位置设置隔离环。
一实施例中的光模块,包括上述任一实施例中的电路板叠层结构10。在本实施例中,光模块为400G光模块。
随着5G通信的不断推进,其对有线传输网络的带宽要求不断增高,光模块作为高速、低损耗有线传输核心连接元器件,其传输速率正快速向400G发展。受行业MSA封装协议的限制,光模块电路板叠层结构10上的设计线宽/间距越来越小,然而传输速率的提升却对阻抗精度的要求却越来越高。而通过上述实施例中的电路板叠层结构10,能够有效保证阻抗精度控制,提高光模块的信号质量。
以上所述实施例的各技术特征可以进行任意的组合,为使描述简洁,未对上述实施例中的各个技术特征所有可能的组合都进行描述,然而,只要这些技术特征的组合不存在矛盾,都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本实用新型的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对实用新型专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本实用新型构思的前提下,还可以做出若干变形和改进,这些都属于本实用新型的保护范围。因此,本实用新型专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种电路板叠层结构,其特征在于,包括至少n层由上至下依次叠层设置的板层,n为大于或等于6的整数,相邻的所述板层之间分别通过连接层连接;其中,由上至下第一层的板层、第三层的板层、第n层的板层及第n-2层的板层上均布置有阻抗信号线;所述电路板叠层结构内开设有第一连通孔、第二连通孔、第三连通孔、第四连通孔及第五连通孔,所述第一连通孔由第二层的连接层贯穿至第n-2层的连接层且使第二层的板层与第n-1层的板层电性互连,所述第二连通孔贯穿第二层的连接层且使第二层的板层与第三层的板层电性互连,所述第三连通孔贯穿第n-2层的连接层且使第n-1层的板层与第n-2层的板层电性互连,所述第四连通孔贯穿第一层的连接层且使第一层的板层与第二层的板层电性互连,所述第五连通孔贯穿第n-1层的连接层且使第n层的板层与第n-1层的板层电性互连;所述板层的层数n大于或等于6层。
2.根据权利要求1所述的电路板叠层结构,其特征在于,所述第一连通孔为机械孔,所述第二连通孔与所述第三连通孔为激光孔。
3.根据权利要求1所述的电路板叠层结构,其特征在于,所述第四连通孔及所述第五连通孔为激光孔。
4.根据权利要求1-3任一项所述的电路板叠层结构,其特征在于,所述第一连通孔为至少两个,至少两个所述第一连通孔间隔设置。
5.根据权利要求1-3任一项所述的电路板叠层结构,其特征在于,所述第四连通孔与所述第五连通孔为至少两个,至少两个所述第四连通孔间隔设置,至少连两个所述第五连通孔间隔设置。
6.根据权利要求1-3任一项所述的电路板叠层结构,其特征在于,所述连接层为固化片层或者半固化片层。
7.根据权利要求1-3任一项所述的电路板叠层结构,其特征在于,所述板层的层数n为8层或10层。
8.根据权利要求1-3任一项所述的电路板叠层结构,其特征在于,当n为大于6时,所述第三层的板层与所述第n-2层的板层之间的板层中的一层或多层上设置有阻抗信号线,设置有所述阻抗信号线的所述板层与所述第二层的板层和/或所述第n-1层的板层之间开设有互连孔。
9.根据权利要求1-3任一项所述的电路板叠层结构,其特征在于,所述第二层的板层至所述第n-1层的板层之间的板层上开设有所述第一连通孔的位置设置隔离环,所述隔离环围绕所述第一连通孔设置。
10.一种光模块,其特征在于,包括如权利要求1-9任一项所述的电路板叠层结构。
CN202020449687.8U 2020-03-31 2020-03-31 光模块及电路板叠层结构 Active CN211744855U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202020449687.8U CN211744855U (zh) 2020-03-31 2020-03-31 光模块及电路板叠层结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202020449687.8U CN211744855U (zh) 2020-03-31 2020-03-31 光模块及电路板叠层结构

Publications (1)

Publication Number Publication Date
CN211744855U true CN211744855U (zh) 2020-10-23

Family

ID=72853244

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202020449687.8U Active CN211744855U (zh) 2020-03-31 2020-03-31 光模块及电路板叠层结构

Country Status (1)

Country Link
CN (1) CN211744855U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022105413A1 (zh) * 2020-11-18 2022-05-27 青岛海信宽带多媒体技术有限公司 一种光模块

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022105413A1 (zh) * 2020-11-18 2022-05-27 青岛海信宽带多媒体技术有限公司 一种光模块

Similar Documents

Publication Publication Date Title
CN103188886B (zh) 一种印制电路板及其制作方法
US9867290B2 (en) Selective segment via plating process and structure
CN106034377B (zh) 选择性段过孔电镀工艺和结构
CN211744855U (zh) 光模块及电路板叠层结构
CN110719690A (zh) 高速多层pcb板叠层以及布线方法
JP2015185735A (ja) 多層配線板及びその製造方法
CN110461085B (zh) 一种可实现在阶梯槽内压接元器件的线路板及其制作方法
US11903146B2 (en) Printed wiring board and method for manufacturing printed wiring board
CN211047360U (zh) 包边线路板
CN111988927A (zh) 一种印制电路板及其制备方法
CN115361801A (zh) 一种5g光模块三阶hdi高速率pcb工艺
CN210579553U (zh) 一种印制电路板
CN211047387U (zh) 线路板
CN113543485A (zh) 一种印制电路板的制造方法以及印制电路板
CN108135099B (zh) 线路板及其制作方法
CN108633193B (zh) 多层电路板的制作方法
JP2017069318A (ja) 多層配線板
EP4336977A9 (en) Method for preparing multi-layer circuit board
CN210093640U (zh) 电路板堆叠结构
TWI805042B (zh) 線路板及其製造方法
CN116634662B (zh) 一种高速印刷电路板及其制备方法
CN118139272A (zh) 一种印刷电路板及通信设备
CN112752390B (zh) 多层电路板及其制作方法
JP2019029559A (ja) 多層配線板及びその製造方法
CN114466532A (zh) 一种奇数层盲孔板的制备方法及奇数层盲孔板

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant