CN118139272A - 一种印刷电路板及通信设备 - Google Patents
一种印刷电路板及通信设备 Download PDFInfo
- Publication number
- CN118139272A CN118139272A CN202410351988.XA CN202410351988A CN118139272A CN 118139272 A CN118139272 A CN 118139272A CN 202410351988 A CN202410351988 A CN 202410351988A CN 118139272 A CN118139272 A CN 118139272A
- Authority
- CN
- China
- Prior art keywords
- layer
- printed circuit
- circuit board
- layers
- differential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004891 communication Methods 0.000 title claims abstract description 8
- 239000000758 substrate Substances 0.000 claims description 13
- 238000005553 drilling Methods 0.000 claims description 11
- 238000003825 pressing Methods 0.000 claims description 5
- 238000003475 lamination Methods 0.000 abstract 1
- 239000000463 material Substances 0.000 description 9
- 238000013461 design Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 5
- 238000004088 simulation Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000004080 punching Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 238000010030 laminating Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 101000921339 Dickeya chrysanthemi Cys-loop ligand-gated ion channel Proteins 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本说明书提供一种印刷电路板及通信设备,其中,印刷电路板,包括由多层不同介电常数的板层混压而成的基板,基板上有差分孔,第一板层的介电常数大于第二板层的介电常数,则第一板层差分孔的孔柱间距s1大于第二板层差分孔孔柱间距s2。本申请实施例差分孔根据不同板层介电常数的不同设置不同的孔柱间距,且介电常数越大,孔柱间距越大,拉高过孔阻抗,减小信号回损差,从而提高过孔的信号完整性。
Description
技术领域
本说明书涉及印刷电路技术领域,尤其涉及一种印刷电路板及通信设备。
背景技术
随着数据中心、路由器等产品对交换容量需求的不断提升,高端的交换芯片的SerDes(串行/解串)数量、速率和芯片功耗都在极快地提升,其大容量、大功耗的特点对产品中的印刷电路板也提出了更高的要求。而由于印刷电路板中高速板材的工艺性能限制以及高昂的成本,采用板材混压成为了印刷电路板中相对较好的选择。
对于板材混压的印刷电路板来说,存在下述问题:板材介电常数越大,过孔寄生电容越大,过孔阻抗越低,远离阻抗均值线,导致信号回损不好控制。从而造成信号回损变大,最终导致过孔的信号完整性较差。
发明内容
为克服相关技术中存在的问题,本说明书提出一种印刷电路板及通信设备。解决了现有混压印刷电路板过孔的信号回损大,过孔信号完整性较差的问题。
根据本说明书实施例的第一方面提供了一种印刷电路板,包括由多层不同介电常数的板层混压而成的基板,基板上有差分孔,第一板层的介电常数大于第二板层的介电常数,则第一板层差分孔的孔柱间距s1大于第二板层差分孔孔柱间距s2。
优选的,板层的层数为奇数,以中心层板层两侧对称分布的板层介电常数相同。
进一步地,每层板层包括多层相同介电常数的绝缘介质层,中心层板层两侧呈对称分布的板层的绝缘介质层层数相同,厚度相同。
优选的,每个板层的差分孔的过孔由钻头钻出,且由中心层板层开始向外对称地逐层压合而成。
进一步地,所述过孔通过控深钻方式形成。
进一步地,每个板层的过孔的深度要大于等于板层的厚度。
优选的,每个板层由激光对从中心芯板层开始向外对称地逐层压合打孔而成。
进一步地,由中心层板层开始向外对称地逐层压合而成。
优选的,每层绝缘介质层上铺敷导电层。
本申请第二方面提供了一种通信设备,包括上述印刷电路板。
本说明书的实施例提供的技术方案可以包括以下有益效果:
本说明书实施例中,差分孔根据不同板层介电常数的不同设置不同的孔柱间距,且介电常数越大,孔柱间距越大,拉高过孔阻抗,减小信号回损从而提高过孔的信号完整性。
应当理解的是,以上的一般描述和后文的细节描述仅是示例性和解释性的,并不能限制本说明书。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分,示出了符合本说明书的实施例,并与说明书一起用于解释本说明书的原理。
图1是本申请实施例可偏移差分孔过孔的示意图;
图2是本申请实施例不同介电常数板层混压的印刷电路板示意图;
图3是本申请实施例不同板材区域的两种避让设计方法;
图4是本申请实施例四种环境差分过孔阻抗仿真曲线图;
图5是本申请实施例四种环境差分过孔回损仿真曲线图;
图6是本申请实施例一混压印刷电路板流程图;
图7是本申请实施例一的印刷电路板3D示意图;
图8是本申请实施例二混压印刷电路板流程图;
图9是实施例二的印刷电路板3D示意图。
具体实施方式
这里将详细地对示例性实施例进行说明,其示例表示在附图中。下面的描述涉及附图时,除非另有表示,不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本说明书相一致的所有实施方式。相反,它们仅是与如所附权利要求书中所详述的、本说明书的一些方面相一致的装置和方法的例子。
在本说明书使用的术语是仅仅出于描述特定实施例的目的,而非旨在限制本说明书。在本说明书和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式,除非上下文清楚地表示其他含义。还应当理解,本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。
应当理解,尽管在本说明书可能采用术语第一、第二、第三等来描述各种信息,但这些信息不应限于这些术语。这些术语仅用来将同一类型的信息彼此区分开。例如,在不脱离本说明书范围的情况下,第一信息也可以被称为第二信息,类似地,第二信息也可以被称为第一信息。取决于语境,如在此所使用的词语“如果”可以被解释成为“在……时”或“当……时”或“响应于确定”。
本申请实施例提供了一种印刷电路板,印刷电路板包括基板、以及基板上的差分孔。差分信号通常通过一对传输线(正负线)进行传输,而差分孔作为连接这对导线的通道。这些通孔要求匹配差分信号的阻抗、减小信号串扰、尽可能减小传输线长短不一带来的时间偏移,以保证差分信号的质量和稳定传输。差分孔可以有多对。差分孔中的任意一个包括过孔、焊盘和反焊盘。过孔焊盘的作用是为过孔孔柱与导体层提供稳定的电气连接。金属区域可以为铜质材料。反焊盘用于限定包围焊盘的非金属区域,防止盘与周边金属短路。同时反焊盘的大小也会影响过孔焊盘的阻抗,反焊盘越大,过孔焊盘的阻抗越高。
如图1所示,本申请实施例中基板包括多层不同介电常数的板层,多层板层混压得到本申请实施例中的基板。差分孔在孔径相同的情况下,孔柱间距s在不同板层之间,随着介电常数的变大而变大,也就是说,过孔并不是垂直通过不同介电常数的板层。因此过孔实际是由差分孔在每层板层内不同间距的分过孔连接起来的。两个过孔不能重合,在同一板层上分过孔的焊盘不能分离,即不同板层间的分过孔至少电气连接。具体来说,若第一板层的介电常数大于第二板层的介电常数,则第一板层差分孔的孔柱间距s1大于第二板层差分孔孔柱间距s2。本申请实施例中不同板层的混压可采用热压机等机器,在此作为举例,不构成限制。
为了保证不同介电常数的板层混压时受力均匀,本申请实施例中采用板层的层数为奇数,且中心层板层两侧对称分布的板层介电常数相同。例如:基板一共三层,中心层板层的介电常数为4,第一和第三层板层的介电常数为3。再举一个例子,比如基板一共五层,中心层板层的介电常数为4,第二和第四层板层的介电常数为3,第一和第五层介电常数为4。又或者基板一共五层,中心板层的介电常数为4,第二和第四层介电常数为3,第一和第二层介电常数为4。
作为一个优选实施例中,每层板层包括多层相同介电常数的绝缘介质层,中心层板层两侧呈对称分布的板层的绝缘介质层层数相同,厚度相同。由于板层对称分布,且每层板层的层数相同,厚度也相同,因此在混压时,每个绝缘介质层的厚度一致性更好,受力更容易均匀,从而阻抗容易控制,且不容易爆板。为了增加电气层,每个绝缘介质层上铺敷导电层。本申请实施例中导电层可采用铜箔层。
本申请实施例提供了两个混压的方式,当然只作为举例,不构成限制。
实施例一:
每个板层的过孔通过钻头钻出。具体来说,如图6和图7所示,先通过钻孔钻中心层板层的分过孔,然后钻与中心层板层相邻的对称分布的板层并压合。例如,基板共有三层,且为了每个板层中的电气层更多,则每个板层可由多层绝缘介质层组成。在本实施例中,先对中心层进行(a)多层绝缘介质层的一次压合,并对第二层板层进行钻孔,(b)将第一层和第三层与第二层压合,(c)对第一层和第三层板层进行二次钻孔。在板层打孔之前确认好每个板层上焊盘的位置并设置好焊盘。
在本申请实施例中优选通过控深钻方式钻孔。因为控深钻方式可控制钻孔深度,因此可控制板层的打孔深度,为了板层之间电气连接通畅,因此要求钻孔深度满足要大于等于板层厚度。当然优选钻孔深度正好等于板层厚度,但由于误差可能会造成钻孔深度超过板层厚度,由于超过板层厚度则会破坏下层板层的结构,造成阻抗变小。因此超过的深度不可过高,不能超过几密耳(mil)的范围内。
实施例二:
采用任意层互连(ELIC)方法。由于每个板层包括多层相同介电常数的绝缘介质层,通过激光对每个绝缘介质层打孔,从中间层开始逐层压合打孔而成。例如板层共有三层绝缘介质层,则先在中心芯板打孔,然后与中心芯板相邻两侧绝缘介质层压合并打孔,如此由内向外逐层打孔。在给每层绝缘介质层打孔之前先确定焊盘位置并设置好焊盘。
基板从中心层板层开始向外堆成的逐层压合。举例来说,如图8和图9所示,共有三层板层,每个板层由多层绝缘介质层组成。对(a)第二层中心层板层的中心芯板进行微孔加工,(b)压合相邻的外层绝缘介质层,(c)对压合的绝缘介质层进行微孔加工,(d)重复步骤(b)和(c)向两侧逐层压合绝缘介质层,并进行微孔加工,(e)最后将三个板层对称压合。
实施例二通过对每个绝缘介质层进行微孔打孔,由于微孔打孔采用激光钻孔,打孔不会超过下层的焊盘,不会出现实施例一打孔过钻的现象,因此不会影响下层板层的阻抗。
下面我们通过Ansys的HFSS仿真软件进行三维建模仿真,在下述几种情况下对混压印刷电路板中的差分孔在阻抗和信号回损两个方面进行仿真和比较。在这里回损信号仿真以以太网112G信号的基础频率26.56GHz为准为进行,112G信号过孔的回损小于-18dB,此时过孔的信号完整性较好,对于整体信号链路不会产生较大影响。
(1)对介电常数大的过孔增大避让的理想环境;
(2)对介电常数大的过孔增大避让的实际环境;
(3)增大差分孔的过孔孔柱间距;
(4)本申请根据板层的介电常数不同调整孔柱间距。
在这里需要结合附图4和图5,我们分别对上面几种环境的具体情况进行一下阐述。
环境1:对介电常数大的过孔增大避让的理想环境
例如:如图2所示,两种板层混压,外侧板材的介电常数明显低于内侧板材的介电常数,在Material 1的第一板层和第三板层的介电常数Dk(ε)=3,在Material 2板材的第二板层的介电常数Dk(ε)=4,此时第一板层和第三板层的过孔阻抗会小于第二板层,此时就需要采用不同尺寸的避让,尽可能统一整个区域的过孔阻抗,避免信号反射等问题影响信号完整性。具体避让方式采用图3中避让设计1,尺寸无限制。
通过两幅仿真附图中的曲线X1和曲线Y1可以看出,其目标阻抗为92Ohm,整个过孔的阻抗波动可以控制在+/-2Ohm以内,回损可以控制在-25dB以下(0~26.56GHz),具有良好的信号完整性。
环境2:对介电常数大的过孔增大避让的实际环境
在实际印刷电路板的设计中,大部分情况下设计都会受到来自各种其它因素的限制,例如BGA封装芯片的扇出区域,由于走线通道、电源通道、串扰控制等等的需求,需要保证避让的尺寸大小不能影响高速线参考通道以及电源通流通道的宽度。
如图3中的避让设计2,限制了避让的上下尺寸。由于Material 2板材的第二板层的避让明显缩小,此区域过孔的阻抗会显著降低。从两幅仿真图4和图5中曲线X2和曲线Y2可以看出,避让尺寸缩小后可以明显看出Material 2板材的第二板层阻抗降低到84.5Ohm,因此阻抗最小值偏移大,整体差分过孔的回损小于-16.5dB(0~26.56GHz),过孔信号完整性出线明显恶化。
环境3:增大差分孔的过孔孔柱间距
曲线X2和曲线Y2可以看出,环境2的情况过孔阻抗明显偏低,因此不难想到可以通过增大差分过孔的间距来提升过孔的阻抗。我们在保持环境2的避让方式的同时,将差分孔的间距增大10mil。从两幅仿真附图4和图5中的曲线X3和曲线Y3可以看出,增加差分孔的间距后,虽然Material 2板材的第二板层的阻抗提升到89.3Ohm,但也导致Material 1板材的第一板层和第三板层的阻抗偏高到97.3Ohm,最高和最低阻抗差过大,整体过孔回损小于-14.7dB(0~26.56GHz),过孔信号完整性相对更差了。
环境4:根据板层的介电常数不同调整孔柱间距
如图2所示,依然以前面提到的两种板材混压的印刷电路板为例,保持Material 1板材的第一板层和第三板层的过孔间距不变,只将Material 2区域的第二板层的过孔间距增大10mil。第一板层和第三板层因为介电常数较小,此时差分过孔间距较小,能适当降低此区域差分阻抗;而在第二板层,介电常数较大,此时虽然避让设计较小,但是差分过孔间距较大,能够适当提高此区域阻抗。通过两幅仿真附图4和图5中的曲线X4和Y4可以看出,第二板层的阻抗最低88.9Ohm,第一板层和第三板层的阻抗最高93.7Ohm,阻抗偏离目标+/-3.1Ohm以内,整体过孔回损小于-18.8dB(0~26.56GHz),过孔信号完整性相较环境2和环境3提升显著。
表1
通过表1数据可以看出,阻抗偏离目标阻抗从5.3Ohm缩小到3.1Ohm,偏移量减小了2.2Ohm(42%);回损(0~26.56GHz)从-16.5dB提升到-18.8dB,提升了2.3dB(14%)。
因此可以得出,对于因空间受限无法无限制设计避让时,采用本申请方法对过孔进行可偏移差分过孔的设计和加工,相对于单一间距的差分过孔能够显著提升过孔的信号完整性。
这里需要说明,表1中,较小间距和较大间距指的是整个过孔不发生偏移,而差分孔间距的大小情况,分别对应环境2和环境3。
本申请实施例第二方面提供了一种通信设备,包括上述任意一个实施例中的印刷电路板。
上述对本说明书特定实施例进行了描述。其它实施例在所附权利要求书的范围内。在一些情况下,在权利要求书中记载的动作或步骤可以按照不同于实施例中的顺序来执行并且仍然可以实现期望的结果。另外,在附图中描绘的过程不一定要求示出的特定顺序或者连续顺序才能实现期望的结果。在某些实施方式中,多任务处理和并行处理也是可以的或者可能是有利的。
本领域技术人员在考虑说明书及实践这里申请的发明后,将容易想到本说明书的其它实施方案。本说明书旨在涵盖本说明书的任何变型、用途或者适应性变化,这些变型、用途或者适应性变化遵循本说明书的一般性原理并包括本说明书未申请的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的,本说明书的真正范围和精神由下面的权利要求指出。
应当理解的是,本说明书并不局限于上面已经描述并在附图中示出的精确结构,并且可以在不脱离其范围进行各种修改和改变。本说明书的范围仅由所附的权利要求来限制。
以上所述仅为本说明书的较佳实施例而已,并不用以限制本说明书,凡在本说明书的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本说明书保护的范围之内。
Claims (10)
1.一种印刷电路板,其特征在于,包括由多层不同介电常数的板层混压而成的基板,基板上有差分孔,第一板层的介电常数大于第二板层的介电常数,则第一板层差分孔的孔柱间距s1大于第二板层差分孔孔柱间距s2。
2.根据权利要求1所述的印刷电路板,其特征在于,板层的层数为奇数,以中心层板层两侧对称分布的板层介电常数相同。
3.根据权利要求1所述的印刷电路板,其特征在于,每层板层包括多层相同介电常数的绝缘介质层,中心层板层两侧呈对称分布的板层的绝缘介质层层数相同,厚度相同。
4.根据权利要求2-3任意一项所述的印刷电路板,其特征在于,每个板层的差分孔的过孔由钻头钻出,且由中心层板层开始向外对称地逐层压合而成。
5.根据权利要求4所述的印刷电路板,其特征在于,所述过孔通过控深钻方式形成。
6.根据权利要求5所述的印刷电路板,其特征在于,每个板层的过孔的深度要大于等于板层的厚度。
7.根据权利要求2-3任意一项所述的印刷电路板,其特征在于,每个板层由激光对从中心芯板开始向外对称地逐层压合打孔而成。
8.根据权利要求7所述的印刷电路板,其特征在于,由中心层板层开始向外对称地逐层压合而成。
9.根据权利要求7或8所述的印刷电路板,其特征在于,每层绝缘介质层上铺敷导电层。
10.一种通信设备,其特征在于,包括权利要求1-9任意一项所述的印刷电路板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202410351988.XA CN118139272A (zh) | 2024-03-25 | 2024-03-25 | 一种印刷电路板及通信设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202410351988.XA CN118139272A (zh) | 2024-03-25 | 2024-03-25 | 一种印刷电路板及通信设备 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN118139272A true CN118139272A (zh) | 2024-06-04 |
Family
ID=91238990
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202410351988.XA Pending CN118139272A (zh) | 2024-03-25 | 2024-03-25 | 一种印刷电路板及通信设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN118139272A (zh) |
-
2024
- 2024-03-25 CN CN202410351988.XA patent/CN118139272A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103188886B (zh) | 一种印制电路板及其制作方法 | |
US9585259B1 (en) | Apparatus and methods for placement of discrete components on internal printed circuit board layers | |
US9615445B2 (en) | Flexible circuit board and method for manufacturing same | |
US4553111A (en) | Printed circuit board maximizing areas for component utilization | |
US4772864A (en) | Multilayer circuit prototyping board | |
CN101309559B (zh) | 多层印刷电路板及其设计方法和终端产品主板 | |
CN110719690A (zh) | 高速多层pcb板叠层以及布线方法 | |
US9773725B2 (en) | Coreless multi-layer circuit substrate with minimized pad capacitance | |
US11903146B2 (en) | Printed wiring board and method for manufacturing printed wiring board | |
CN211063845U (zh) | 一种机械盲孔hdi电路板 | |
CN118139272A (zh) | 一种印刷电路板及通信设备 | |
US12016119B2 (en) | Method for manufacturing multilayer printed circuit board | |
CN109803494B (zh) | 电路板及其制造方法 | |
CN110446332A (zh) | 用于设计印刷电路板的方法和装置以及印刷电路板 | |
CN111988927A (zh) | 一种印制电路板及其制备方法 | |
CN211481587U (zh) | 一种服务器转接卡 | |
CN113745187B (zh) | 具有增加芯层走线面积的载板结构及其制作方法 | |
CN210579553U (zh) | 一种印制电路板 | |
CN113079634A (zh) | 一种电路板及其制备工艺 | |
CN220368851U (zh) | 一种pcb板叠层结构 | |
CN116634662B (zh) | 一种高速印刷电路板及其制备方法 | |
KR102591926B1 (ko) | 회로 기판 및 그 제작 방법 | |
EP4262328A1 (en) | Loading pads for impedance management in printed circuit board | |
CN112312648A (zh) | 线路板及其制作方法 | |
CN116056313A (zh) | 印制电路板及电子设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |