CN211719600U - 一种具有抖动缓冲结构的贴片二极管 - Google Patents
一种具有抖动缓冲结构的贴片二极管 Download PDFInfo
- Publication number
- CN211719600U CN211719600U CN202020693000.5U CN202020693000U CN211719600U CN 211719600 U CN211719600 U CN 211719600U CN 202020693000 U CN202020693000 U CN 202020693000U CN 211719600 U CN211719600 U CN 211719600U
- Authority
- CN
- China
- Prior art keywords
- conductive
- diode
- packaging body
- chip
- flat plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
- H01L2224/331—Disposition
- H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/33181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
本实用新型系提供一种具有抖动缓冲结构的贴片二极管,包括绝缘封装体,绝缘封装体内设有两个导电引脚,两个导电引脚之间连接有二极管芯片,导电引脚从上至下包括一体成型的上导电平板、导电立板和下导电平板,二极管芯片与上导电平板之间连接有焊锡块,每个导电引脚的底部均连接有一呈C字形的导电防振焊脚;导电防振焊脚包括转接平台、弹性折弯部和焊接底板,转接平台通过导电银胶层与下导电平板连接,焊接底板与绝缘封装体之间连接有弹性绝缘块,弹性绝缘块内设有若干呼吸通孔。本实用新型在发生抖动时能够有效抵消掉大部分的抖动力,可避免应用时贴片二极管脱落,且内部特殊的连接结构具有良好的应力释放功能。
Description
技术领域
本实用新型涉及二极管,具体公开了一种具有抖动缓冲结构的贴片二极管。
背景技术
二极管是由一个PN结加上相应的电极引线及外壳封装而成的半导体器件,二极管的主要工作原理是PN结的单向导电性,二极管被广泛应用于电子领域中。
现有技术中,贴片二极管主要通过将二极管芯片焊接在引脚框架上,再进行注塑封装,最后裁切获得单个贴片二极管,由于现代的电子产品越来越便携化,因而二极管的应用环境也越来越复杂,一旦贴片二极管所焊接的电路板等承载体发生抖动时,贴片二极管容易松开甚至脱落,最终影响所应用电子产品的性能。
实用新型内容
基于此,有必要针对现有技术问题,提供一种具有抖动缓冲结构的贴片二极管,具有良好的抖动缓冲功能,可避免应用时贴片二极管脱落,且整体结构稳定可靠不易开裂。
为解决现有技术问题,本实用新型公开一种具有抖动缓冲结构的贴片二极管,包括绝缘封装体,绝缘封装体内设有两个Z字形的导电引脚,两个导电引脚之间连接有二极管芯片,导电引脚从上至下包括一体成型的上导电平板、导电立板和下导电平板,两个上导电平板分别位于二极管芯片的两侧,二极管芯片与上导电平板之间连接有焊锡块,每个导电引脚的底部均连接有一呈C字形的导电防振焊脚;
导电防振焊脚包括从上至下一体成型的转接平台、弹性折弯部和焊接底板,转接平台位于绝缘封装体内,弹性折弯部位于绝缘封装体的一侧外,焊接底板位于绝缘封装体的下方,转接平台通过导电银胶层与下导电平板连接,焊接底板与绝缘封装体之间连接有弹性绝缘块,弹性绝缘块内设有若干呼吸通孔。
进一步的,上导电平板靠近二极管芯片的一侧设有凸台部。
进一步的,焊锡块内设有若干铜球。
进一步的,转接平台上设有限位插槽,下导电平板的底部固定有限位插块,限位插块位于限位插槽中,导电银胶层位于限位插槽和限位插块之间。
进一步的,弹性绝缘块为导热硅胶块或海绵块。
进一步的,转接平台外套设有软胶密封环,软胶密封环位于绝缘封装体的边缘处。
本实用新型的有益效果为:本实用新型公开一种具有抖动缓冲结构的贴片二极管,设置有特殊的抖动缓冲结构,在发生抖动时能够有效抵消掉大部分的抖动力,具有良好的抖动缓冲功能,可避免应用时贴片二极管脱落于电路板等承载体,且贴片二极管内部特殊的连接结构具有良好的应力释放功能,可有效避免加工过程中贴片二极管形成开裂等缺陷,整体结构稳定牢固。
附图说明
图1为本实用新型的结构示意图。
附图标记为:绝缘封装体10、导电引脚20、上导电平板21、凸台部211、导电立板22、下导电平板23、限位插块24、二极管芯片30、焊锡块31、铜球32、导电防振焊脚40、转接平台41、限位插槽411、弹性折弯部42、焊接底板43、导电银胶层44、弹性绝缘块45、呼吸通孔451、软胶密封环46。
具体实施方式
为能进一步了解本实用新型的特征、技术手段以及所达到的具体目的、功能,下面结合附图与具体实施方式对本实用新型作进一步详细描述。
参考图1。
本实用新型实施例公开一种具有抖动缓冲结构的贴片二极管,包括绝缘封装体10,优选地,绝缘封装体10为环氧树脂体,绝缘封装体10内设有两个Z字形的导电引脚20,两个导电引脚20之间连接有二极管芯片30,二极管芯片30以及两个导电引脚20完全被覆盖在绝缘封装体10内,导电引脚20从上至下包括一体成型的上导电平板21、导电立板22和下导电平板23,即上导电平板21和下导电平板23一体成型于导电立板22的上下两端,两个上导电平板21分别位于二极管芯片30的上下两侧,二极管芯片30与上导电平板21之间连接有焊锡块31,每个导电引脚20的底部均连接有一呈C字形的导电防振焊脚40;
导电防振焊脚40包括从上至下一体成型的转接平台41、弹性折弯部42和焊接底板43,转接平台41位于绝缘封装体10内,弹性折弯部42位于绝缘封装体10的一侧外,弹性弯折部呈C字形结构,具有良好的弹性,弹性弯折部位于绝缘封装体10外,能够有效避免弹性弯折部在形变抵消振动力的时候对绝缘封装体10造成拉扯损伤,焊接底板43位于绝缘封装体10的下方,转接平台41通过导电银胶层44与下导电平板23连接,下导电平板23与转接平台41之间通过具有良好弹性以及导电性能的导电银胶进行连接,在注塑成型的过程中,可有效释放贴片二极管内部的应力,从而可有效避免贴片二极管的绝缘封装体10或内部结构被撕裂,能够确保贴片二极管的结构可靠,性能良好,焊接底板43与绝缘封装体10之间通过粘胶连接有弹性绝缘块45,弹性绝缘块45内设有若干均匀分布的呼吸通孔451,通过呼吸通孔451能够有效提高弹性绝缘块45的弹性,在受到外界振动力的时候,弹性绝缘块45配合其中的呼吸通孔451能够其良好的缓冲效果,避免贴片二极管与电路板等承载体之间发生较大幅度的抖动,从而有效确保贴片二极管与电路板之间的焊接结构牢固稳定,本实用新型的整体结构稳定牢固且抗抖动性能好。
在本实施例中,上导电平板21靠近二极管芯片30的一侧设有凸台部211,凸台部211为冲压获得的结构,上导电平板21整体各处的厚度相同,能够有效确保上导电平板21的电阻符合要求,确保电流性能良好。
在本实施例中,焊锡块31内设有若干铜球32,铜球32为球状金属铜颗粒,具有良好的导电性能,同时能够有效提高焊锡块31整体的硬度,避免加工或使用过程中因焊锡块31过于柔软而发生偏移,影响贴片二极管内部结构连接的可靠性。
在本实施例中,转接平台41上设有限位插槽411,下导电平板23的底部固定有限位插块24,限位插块24位于限位插槽411中,导电银胶层44还位于限位插槽411和限位插块24之间,通过限位插槽411和限位插块24能够进一步提高下导电平板23与转接平台41之间连接结构的稳定性,可有效提高受振动时贴片二极管结构的可靠性。
在本实施例中,弹性绝缘块45为导热硅胶块或海绵块。
在本实施例中,转接平台41外套设有软胶密封环46,软胶密封环46位于绝缘封装体10的边缘处,通过软胶密封环46能够有效确保导电防振焊脚40在承受振动力时,导电防振焊脚40与绝缘封装体10之间的连接处不会被撕扯开裂,整体结构的防振能力强。
以上所述实施例仅表达了本实用新型的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对本实用新型专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本实用新型构思的前提下,还可以做出若干变形和改进,这些都属于本实用新型的保护范围。因此,本实用新型专利的保护范围应以所附权利要求为准。
Claims (6)
1.一种具有抖动缓冲结构的贴片二极管,包括绝缘封装体(10),所述绝缘封装体(10)内设有两个Z字形的导电引脚(20),两个所述导电引脚(20)之间连接有二极管芯片(30),所述导电引脚(20)从上至下包括一体成型的上导电平板(21)、导电立板(22)和下导电平板(23),两个所述上导电平板(21)分别位于所述二极管芯片(30)的两侧,所述二极管芯片(30)与所述上导电平板(21)之间连接有焊锡块(31),其特征在于,每个所述导电引脚(20)的底部均连接有一呈C字形的导电防振焊脚(40);
所述导电防振焊脚(40)包括从上至下一体成型的转接平台(41)、弹性折弯部(42)和焊接底板(43),所述转接平台(41)位于所述绝缘封装体(10)内,所述弹性折弯部(42)位于所述绝缘封装体(10)的一侧外,所述焊接底板(43)位于所述绝缘封装体(10)的下方,所述转接平台(41)通过导电银胶层(44)与所述下导电平板(23)连接,所述焊接底板(43)与所述绝缘封装体(10)之间连接有弹性绝缘块(45),所述弹性绝缘块(45)内设有若干呼吸通孔(451)。
2.根据权利要求1所述的一种具有抖动缓冲结构的贴片二极管,其特征在于,所述上导电平板(21)靠近所述二极管芯片(30)的一侧设有凸台部(211)。
3.根据权利要求1所述的一种具有抖动缓冲结构的贴片二极管,其特征在于,所述焊锡块(31)内设有若干铜球(32)。
4.根据权利要求1所述的一种具有抖动缓冲结构的贴片二极管,其特征在于,所述转接平台(41)上设有限位插槽(411),所述下导电平板(23)的底部固定有限位插块(24),所述限位插块(24)位于所述限位插槽(411)中,所述导电银胶层(44)位于所述限位插槽(411)和所述限位插块(24)之间。
5.根据权利要求1所述的一种具有抖动缓冲结构的贴片二极管,其特征在于,所述弹性绝缘块(45)为导热硅胶块或海绵块。
6.根据权利要求1所述的一种具有抖动缓冲结构的贴片二极管,其特征在于,所述转接平台(41)外套设有软胶密封环(46),所述软胶密封环(46)位于所述绝缘封装体(10)的边缘处。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202020693000.5U CN211719600U (zh) | 2020-04-28 | 2020-04-28 | 一种具有抖动缓冲结构的贴片二极管 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202020693000.5U CN211719600U (zh) | 2020-04-28 | 2020-04-28 | 一种具有抖动缓冲结构的贴片二极管 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN211719600U true CN211719600U (zh) | 2020-10-20 |
Family
ID=72836161
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202020693000.5U Active CN211719600U (zh) | 2020-04-28 | 2020-04-28 | 一种具有抖动缓冲结构的贴片二极管 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN211719600U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112885787A (zh) * | 2021-01-25 | 2021-06-01 | 互创(东莞)电子科技有限公司 | 一种贴片二极管及其封装成型工艺 |
-
2020
- 2020-04-28 CN CN202020693000.5U patent/CN211719600U/zh active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112885787A (zh) * | 2021-01-25 | 2021-06-01 | 互创(东莞)电子科技有限公司 | 一种贴片二极管及其封装成型工艺 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4828164B2 (ja) | インタポーザおよび半導体装置 | |
WO2015043499A1 (zh) | 一种半导体封装结构及其成型方法 | |
TW200802760A (en) | Flip chip MLP with folded heat sink | |
TW200409334A (en) | Chip to eliminate noise and manufacturing method thereof | |
JP4218434B2 (ja) | 電子装置 | |
WO2021063267A1 (zh) | 引线框架、封装集成电路板、电源芯片及电路板封装方法 | |
CN211743142U (zh) | 一种双芯片的导热型贴片二极管 | |
CN211719600U (zh) | 一种具有抖动缓冲结构的贴片二极管 | |
CN211719597U (zh) | 一种具有释热防短路结构的贴片式二极管 | |
CN211719598U (zh) | 一种线路可靠的散热型贴片式二极管 | |
CN213635955U (zh) | 一种防静电的芯片封装结构 | |
CN212544336U (zh) | 一种同平面质异防断裂线路板 | |
CN210956663U (zh) | 一种防震稳固型贴片式二极管 | |
CN212485342U (zh) | 一种结构可靠的贴片式二极管 | |
CN211700253U (zh) | 表面贴装用dfn器件封装结构 | |
CN211719589U (zh) | 一种防开裂的贴片式二极管 | |
CN210467820U (zh) | 一种防断裂的贴片式二极管 | |
CN219419014U (zh) | 传感器芯片封装结构 | |
CN202757729U (zh) | 基于基板封装的绝压传感器封装结构 | |
CN216389336U (zh) | 双面高效散热的芯片封装结构 | |
CN221176204U (zh) | 一种mosfet安装用封装结构 | |
CN216698341U (zh) | 一种通过螺钉安装的肖特基二极管 | |
JP4193702B2 (ja) | 半導体パッケージの実装構造 | |
JP2017050261A (ja) | 光モジュールコネクタ及びプリント基板アセンブリ | |
CN214654599U (zh) | 一种用于半导体芯片封装的低模量导电胶 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CP01 | Change in the name or title of a patent holder | ||
CP01 | Change in the name or title of a patent holder |
Address after: Room 103, building 1, No.76, Baiye Road, Liaobu Town, Dongguan City, Guangdong Province 523430 Patentee after: Xianzhike semiconductor technology (Dongguan) Co.,Ltd. Address before: Room 103, building 1, No.76, Baiye Road, Liaobu Town, Dongguan City, Guangdong Province 523430 Patentee before: Zhongzhi Semiconductor Technology (Dongguan) Co.,Ltd. |