CN211348543U - 芯片测试压头和芯片测试装置 - Google Patents
芯片测试压头和芯片测试装置 Download PDFInfo
- Publication number
- CN211348543U CN211348543U CN201990000047.4U CN201990000047U CN211348543U CN 211348543 U CN211348543 U CN 211348543U CN 201990000047 U CN201990000047 U CN 201990000047U CN 211348543 U CN211348543 U CN 211348543U
- Authority
- CN
- China
- Prior art keywords
- chip
- tested
- electrical connection
- connection point
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01M—TESTING STATIC OR DYNAMIC BALANCE OF MACHINES OR STRUCTURES; TESTING OF STRUCTURES OR APPARATUS, NOT OTHERWISE PROVIDED FOR
- G01M11/00—Testing of optical apparatus; Testing structures by optical methods not otherwise provided for
- G01M11/02—Testing optical properties
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/04—Housings; Supporting members; Arrangements of terminals
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
芯片测试压头和芯片测试装置,压头(1)包括压头本体(11)、转接板(12)、插座(13)、吸附结构(14);转接板(12)嵌入压头本体(11),且转接板(12)上设置有第一电气连接点(121)以及第二电气连接点(122),第一电气连接点(121)与第二电气连接点(122)电连接;插座(13)底部嵌入压头本体(11),吸附结构(14)一端设置在压头本体(11)外部,另一端穿过插座(13)底部;待测芯片(3)被吸附结构(14)吸附至插座(13)中时第一电气连接点(121)与待测芯片(3)PAD面(31)形成电连接,第二电气连接点(122)与测试电路板(2)形成电连接,以对待测芯片(3)进行测试。该压头(1)可同时完成对PAD面(31)和对非PAD面(32)的测试。
Description
技术领域
本申请涉及测试领域,尤其涉及一种芯片测试压头和芯片测试装置。
背景技术
芯片为内含集成电路的硅片,其体积很小,常常是计算机或其他电子设备的重要部分。随着技术的发展,芯片的功能越来越强大,复杂度也就越来越高。但是为了保证出厂的芯片可靠性,需要对其进行测试直至合格。
芯片的种类不同,测试的需求也会存在不同。比如,对于具有PAD面和非PAD面的芯片来说,在对其进行测试时,有的只需要对PAD面进行测试,有的需要对PAD面和非PAD面都要进行测试,比如以光电类芯片为例,除了需要对PAD面进行测试外,还需要对非PAD面的感光元件或者发光元件进行测试。
现有的技术方案中,由于没有考虑到对非PAD面进行测试的需求,所以导致无法直接使用现有的测试方案对芯片的非PAD面进行测试。因此,目前亟需一种可以同时对芯片的PAD面和非PAD面进行批量化测试的技术方案。
发明内容
本申请的目的在于提出一种芯片测试压头和芯片测试装置,用于解决现有技术中的问题。
第一方面,本申请实施例提供一种芯片测试压头,包括压头本体、转接板、插座、吸附结构;所述转接板嵌入所述压头本体,且所述转接板上设置有第一电气连接点以及第二电气连接点,所述第一电气连接点与第二电气连接点电连接;所述插座的底部嵌入所述压头本体;所述吸附结构的一端设置在所述压头本体外部,所述吸附结构的另一端穿过所述插座的底部;待测芯片被所述吸附结构吸附至所述插座中时所述第一电气连接点与所述待测芯片的PAD面形成电连接,所述第二电气连接点与测试电路板形成电连接,以对所述待测芯片进行测试。
可选地,在本申请的任一实施例中,所述压头本体具有第一容置空间以及第二容置空间,所述第二容置空间设置在所述第一容置空间内,所述第一容置空间具有第一工装面,所述第一工装面上设置有所述转接板,所述第二容置空间具有第二工装面,所述第二工装面上设置有所述插座。
可选地,在本申请的任一实施例中,所述插座的底部设置在所述第二工装面上,所述插座的凹槽朝向所述测试电路板。
可选地,在本申请的任一实施例中,所述吸附结构依次穿过所述压头本体、转接板以及所述插座,以吸附所述待测芯片至所述插座中。
可选地,在本申请的任一实施例中,所述第二电气连接点距离所述转接板的几何中心的距离大于第一电气连接点距离所述转接板的几何中心的距离。
可选地,在本申请的任一实施例中,还包括第一连接件,其一端连接所述第一电气连接点,另一端穿过所述插座底部以能够连接被吸附至所述插座的待测芯片的PAD面的引脚,以使所述第一电气连接点通过所述第一连接件与所述待测芯片的PAD面形成电连接。
第二方面,本申请实施例提供一种芯片测试装置,包括测试电路板和上述实施例所述的压头。
可选地,在本申请的任一实施例中,还包括第二连接件,其一端连接所述第二电气连接点,另一端连接所述测试电路板上的第三电气连接点,以使所述第二电气连接点通过第二连接件与所述测试电路板形成电连接。
可选地,在本申请的任一实施例中,还包括:测试底座,所述测试底座设置在所述压头和所述测试电路板之间,用于保护所述测试电路板。
可选地,在本申请的任一实施例中,还包括:光学测试模块,所述光学测试模块朝向所述待测芯片的非PAD面设置,用于对所述待测芯片进行光学测试。
可选地,在本申请的任一实施例中,所述光学测试模块包括:光通道,所述光通道设置在所述测试底座,其设置位置与所述待测芯片的非PAD面对应。
可选地,在本申请的任一实施例中,所述光学测试模块包括:光源,其位置与所述待测芯片的非PAD面对应,用于构建测试芯片所需的光环境。
可选地,在本申请的任一实施例中,所述光源设置于所述测试电路板下方或者所述光通道中。
可选地,在本申请的任一实施例中,所述光学测试模块还包括:光筒,所述光筒设置于所述测试电路板下方,用于调节所述光源。
可选地,在本申请的任一实施例中,所述光学测试模块还包括:光路调节部件,设置于所述光通道中。
由上述方案可见,本申请提供的芯片测试压头包括压头本体、转接板、插座、吸附结构;所述转接板嵌入所述压头本体,且所述转接板上设置有第一电气连接点以及第二电气连接点,所述第一电气连接点与第二电气连接点电连接;所述插座的底部嵌入所述压头本体,所述吸附结构的一端设置在所述压头本体外部,所述吸附结构的另一端穿过所述插座的底部;待测芯片被所述吸附结构吸附至所述插座中时所述第一电气连接点与所述待测芯片的PAD面形成电连接,将所述芯片测试压头通过所述第二电气连接点与所述测试电路板形成电连接,形成芯片测试装置,以对所述待测芯片进行测试。通过所述芯片测试装置,除了可以完成基于PAD面的测试之外,还可以完成对非PAD面的测试。
附图说明
为了更清楚地说明本申请或现有技术中的技术方案,下面将实施例中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请中记载的一些,对于本领域普通技术人员来讲,还可以根据这些附图获得其他的附图。
图1A为本申请实施例一的芯片测试压头的结构示意图。
图1B为本申请实施例一的芯片测试压头的结构示意图。
图1C为本申请实施例一的芯片测试压头的结构示意图。
图2为本申请实施例二的芯片测试装置的结构示意图。
图3为本申请实施例三的芯片测试装置的结构示意图。
具体实施方式
当然,实施本申请实施例的任一技术方案必不一定需要同时达到以上的所有优点。
为了使本领域的人员更好地理解本申请实施例中的技术方案,下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅是本申请实施例一部分实施例,而不是全部的实施例。基于本申请实施例中的实施例,本领域普通技术人员所获得的所有其他实施例,都应当属于本申请实施例保护的范围。
本申请实施例中,在对待测芯片进行测试时,通过吸附结构吸取待测芯片的PAD面,从而将待测芯片吸附至插座中,使得待测芯片的PAD面的引脚与所述第一电气连接点连接,从而使得待测芯片与转接板形成电连接;然后压头下压至测试电路板,所述第二电气连接点与测试电路板形成电连接,形成一个完整的电气回路,可以对待测芯片的PAD面进行测试;如果有对待测芯片的非PAD面测试的需求,则可以在朝向待测芯片的非PAD面的位置设置测试条件,例如设置压力测试模块或者光学测试模块等,并将测试电路板和测试机连接,即可同时完成对待测芯片的PAD面和非PAD面的测试,通过对待测芯片的PAD面测试完成对芯片电学性能的测试,对非PAD面的测试完成对芯片其他性能的。
下面结合本申请实施例附图进一步说明本申请实施例具体实现。
图1A为本申请实施例一的芯片测试压头的结构示意图。图1B为本申请实施例一的芯片测试压头的结构示意图。图1C为本申请实施例一的芯片测试压头的结构示意图。在图1A中,芯片测试压头1上未显示图1C中的转接板12、插座13和吸附结构14以更加清楚的显示压头本体11,图1B中芯片测试压头1在图1A的基础上增加显示了转接板12但未显示插座13和吸附结构14,以清楚地显示转接板12与压头本体11的位置关系;图1C中芯片测试压头1在图1B的基础上增加显示了插座13和吸附结构14,以清楚地显示插座13与转接板12、压头本体11的位置关系,以及吸附结构14与转接板12、压头本体11以及待测芯片3的位置关系。
如图1A所示,芯片测试压头1包括压头本体11。本实施例中,所述压头1的横截面的形状不做限制,为了便于生产和使用优选设置为方形,当然也可以设置为其他形状,例如圆形等等,其他部件例如测试电路板2(详见图2所示)的横截面形状与所述压头1的横截面形状适配即可,以完成对待测芯片3的测试。
具体参见图1A,本实施例中,所述压头本体11具有第一容置空间111以及第二容置空间112,所述第二容置空间112设置在所述第一容置空间111内,所述第一容置空间111具有第一工装面1111,所述第一工装面1111上设置有图1B上显示的转接板12,所述第二容置空间112具有第二工装面1121,所述第二工装面1121上设置有图1C上显示的插座13。
进一步地,再具体参见图1B所示,所述转接板12嵌入所述压头本体11的第一容置空间111中而位于第二容置空间112外并设置在第一工装面1111上,且所述转接板12上设置有第一电气连接点121以及第二电气连接点122,所述第一电气连接点121与第二电气连接点122电连接,以形成电连接通路便于对待测芯片3进行测试。如图1B中所示,转接板12完全覆盖了第一工装面1111,但是,转接板12在可以满足测试的前提下,可以不用完全覆盖第一工装面1111。
再进一步地,所述插座13的底部嵌入所述压头本体11,所述吸附结构14的一端设置在所述压头本体11外部,所述吸附结构14的另一端穿过所述插座13的底部;具体地,如图1C所示,将所述插座13底部设置在图1A所示的所述第二工装面1121上,使得所述插座13的凹槽朝向所述测试电路板2,配合所述吸附结构14依次穿过所述压头本体11、转接板12以及所述插座13,吸附所述待测芯片3至所述插座13的凹槽中;所述待测芯片3被所述吸附结构14吸附至所述插座13中时所述第一电气连接点121与所述待测芯片3的PAD面31也就是芯片在封装之后,输入输出的管腿集成面形成电连接,所述第二电气连接点122与测试电路板2形成电连接,以对所述待测芯片3进行测试。
具体地,当所述吸附结构14吸取所述待测芯片3的PAD面31至所述插座13中时,所述待测芯片3的非PAD面32能够朝向所述测试电路板2,因此当对待测芯片3的非PAD面32有测试需求时,在所述压头1和测试电路板2之间的空间中设置对应的测试环境,在插座13、转接板12的配合下,从而完成对所述待测芯片3的PAD面31和非PAD面32的测试。
本实施例中,所述吸附结构14将待测芯片3吸取到所述插座13中时,所述插座13上的凹槽一方面可以容置所述待测芯片3,同时还可以起到限位的作用,使得待测芯片3的位置更加稳固,避免待测芯片3左右滑动对待测芯片3造成二次损害,影响待测芯片3的合格率;并且通过所述插座13来实现待测芯片3与转接板12的电气连接,可以保证二者之间通过第一电气连接点121的电气连接更加充分,保证测试过程的顺利开展。
在一具体实施场景中,为了所述测试装置结构简单,所述吸附结构14设置为真空吸嘴。对应地,将所述真空吸嘴设置在所述压头1的几何中心,吸取待测芯片3的PAD面31的光滑部位,保证没有待测芯片3上的其他部件阻挡形成真空环境,当然也可以根据不同待测芯片3的不同光滑位置,设置在其他适当的位置。
在一具体实施场景中,所述芯片测试装置还包括第一连接件4,所述第一电气连接点121通过所述第一连接件4与所述待测芯片3的PAD面31形成电连接。具体的,为了芯片测试装置结构简单,节约成本,所述第一连接件4优选地为弹簧探针,一端连接所述第一电气连接点121,另一端穿过所述插座13底部以能够连接被吸附至所述插座13的待测芯片3的PAD面31的引脚。为此,可将所述第一连接件4长度适应所述第一电气连接点121和被吸附至所述插座13的待测芯片3之间的距离设置,以保证使得所述转接板12和所述待测芯片3之间形成稳定的电连接。
图2为本申请实施例二的芯片测试装置的结构示意图。如图2所示,所述芯片测试装置包括测试电路板2和如上述实施例所述的压头1。在一具体实施场景中,如前所述,所述转接板12上设置有第一电气连接点121以及第二电气连接点122,因此,为了保证当待测芯片3设置在插座13中时一方面可与转接板12形成电连接,同时,保证转接板12可与测试电路板2形成电连接,优选地,所述第二电气连接点122距离所述转接板12的几何中心的距离大于第一电气连接点121距离所述转接板12的几何中心的距离。具体地,如图1C所示,所述插座13的尺寸适应所述待测芯片3的尺寸设置,一般较小,因此当待测芯片3进入所述插座13中后,所述第一电气连接点121可与所述待测芯片3的PAD面31形成电连接,由于所述第二电气连接点122距离所述转接板12的几何中心的距离大于第一电气连接点121距离所述转接板12的几何中心的距离,因此,通过所述第二电气连接点122可将所述转接板12和所述测试电路板2形成电连接,以形成完整的测试通路。
在一具体实施场景中,所述芯片测试装置还包括第二连接件5,所述第二电气连接点122通过第二连接件5与所述测试电路板2形成电连接。具体的,为了芯片测试装置结构简单,节约成本,所述第二连接件5同样优选地为弹簧探针,一端连接所述第二电气连接点122,另一端连接所述测试电路板2上的第三电气连接点21。为此,可将所述第二连接件5的长度适应所述第二电气连接点122和所述测试电路板2上的第三电气连接点21之间的距离设置,以保证使得所述转接板12和所述测试电路板2之间形成稳定的电连接。
需要说明的是所述第一连接件4和所述第二连接件5具体还可以设置为其他结构,例如排线等。
在一具体实施场景中,所述芯片测试装置还包括测试底座6,所述测试底座6设置在所述压头1和所述测试电路板2之间,用于保护所述测试电路板2。具体地,通过设置所述测试底座6,使得所述测试电路板2在所述压头1沿着如图1C中箭头所示的方向下压时不被损坏,并且还能够借助所述压头1和所述测试底座6之间的相互作用力使得所述待测芯片3能够完全进入所述插座13,与所述第一连接件4形成有效的电连接。
本实施例中,在对待测芯片3进行测试时,通过吸附结构14吸取待测芯片3的PAD面31,从而将待测芯片3吸附至插座13中,使得待测芯片3的PAD面31的引脚与所述第一电气连接点121连接,从而使得待测芯片3与转接板12形成电连接;然后压头1沿着如图1C中箭头所示的方向下压至测试电路板2,所述第二电气连接点122与所述测试电路板2形成电连接,形成一个完整的电气回路,可以对待测芯片3的PAD面31进行测试;如果有对待测芯片3的非PAD面32测试的需求,则可以在朝向待测芯片3的非PAD面32的位置设置测试条件,例如设置压力测试模块或者光学测试模块等,并将测试电路板2和测试机连接,即可同时完成对待测芯片3的PAD面31和非PAD面32的测试。
图3为本申请实施例三的芯片测试装置的结构示意图。本实施例具体以光电类芯片为例,使用所述芯片测试装置对待测芯片3的PAD面31和非PAD面32进行测试。如图3所示,与图2实施例不同的是,所述芯片测试装置还包括光学测试模块7,所述光学测试模块7朝向所述待测芯片3的非PAD面31设置,用于对所述待测芯片3进行光学性能测试。光学测试模块7设置的位置与待测芯片3的非PAD面32对应。当待测芯片3中有感光元件和/或发光元件时,所述光学测试模块7的尺寸适用于所述待测芯片3的感光面尺寸和/或者发光面尺寸,避免遮挡待测芯片3的感光面和/或者发光面,对测试结果造成影响。
本实施例中,所述待测芯片3的非PAD面32朝向所述测试电路板2,为了对所述待测芯片3的非PAD面32进行光学性能测试,所以将所述光学测试模块7设置在朝向所述待测芯片3的非PAD面32的一侧。
在一具体实施场景中,所述光学测试模块7包括光通道71,所述光通道71设置在所述测试底座6上,其位置设置与所述待测芯片3的非PAD面32对应。具体地,当对在非PAD面32安装有发光器件的光电类芯片进行发光性能测试时,所述光通道71优选设置为凹槽结构,用于放置标准感光元件,测试待测芯片3的发光性能。所述光通道71的尺寸适用于所述待测芯片3的发光面积的尺寸,以完成对待测芯片3的发光性能测试。
优选地,所述光通道71的横截面的面积小于所述待测芯片3的横截面的面积,当压头1沿着如图2中箭头所示的方向下压至所述测试底座6上时,使得待测芯片3不进入所述光通道71,而是与所述测试底座6的表面接触,通过所述压头1与所述测试底座6之间的相互作用力,使得待测芯片3的PAD面31的引脚与第一连接件4充分接触,保证待测芯片3与转接板12形成稳定的电连接。
需要说明的是,本实施例中,所述光通道71的深度不做限制,以能够测试待测芯片3的发光性能为准。在一具体实施场景中,还可以将所述光通道71设置为贯穿所述测试底座6和所述测试电路板2,在合适的位置设置标准感光件,对待测芯片3的发光性能进行测试。为了节省成本,所述光通道71优选地设置为通孔。
在一具体实施场景中,所述光学测试模块7还可以包括光源72,其位置与所述待测芯片3的非PAD面32对应,用于构建测试待测芯片3所需的光环境,即对待测芯片3的感光性能进行测试,比如对在非PAD面32安装有感光器件的光电类芯片进行感光性能测试。具体地,压头1沿着如图2中箭头所示的方向下压后通过所述光源72对待测芯片3打光进行感光性能的测试。为了节省成本,所述光源72优选为LED灯,其光强可以根据测试需求进行适应性调节。
需要说明的是,本实施例中,所述光通道71的深度不做限制,以能够测试所述待测芯片3的感光性能为准。在一具体实施场景中,还可以将所述光通道71设置为贯穿所述测试底座6和所述测试电路板2,则所述光源72可以设置于所述测试电路板2下方或者所述光通道71中的合适位置,对待测芯片3的感光性能进行测试。
在一具体实施场景中,所述光学测试模块7还可以包括光筒73,所述光筒73设置于所述测试电路板2下方,用于调节所述光源72。当所述光源72设置在所述测试电路板2下方时,所述光筒73也设置于所述测试电路板2下方;优选地将所述光筒73结构通过螺丝固定在所述测试电路板2上;可替代地,所述光筒73也可以所述光通道71中。
在一具体实施场景中,当对在非PAD面32安装有发光元件和感光元件的光电类芯片进行光学性能测试时,所述光通道71中还包括有光路调节部件74,用于调节待测芯片3的发光元件发出光线的光路或者所述光源72发出光线的光路,所述光路调节部件74的具体位置根据测试所述待测芯片3的需求进行设置。为了便于不同种类待测芯片3的测试需求,所述光路调节部件74优选地设置为可拆卸式,需要的时候安装在所述测试装置上,不需要的时候则拆卸下来。
需要说明的是,所述光路调节部件74的安装位置不做限制,可以将其安装在所述光通道71中,还可以将其安装在所述光筒73中光源72的上方,只要能够对待测芯片3的发光元件发出光线的光路或者所述光源72发出光线的光路进行调节即可。
在对待测芯片3进行测试时,如果不打开所述光源72,所述光路调节部件74反射待测芯片3的发光元件发出的光线到所述待测芯片3的感光元件上,所述待测芯片3能够正常使用,则说明待测芯片3的感光元件和发光元件均没有问题。如果在测试过程中待测芯片3不能正常使用,则可将所述光路调节部件74拆卸下来,然后在光通道71或者光筒73中的合适位置设置标准感光元件,对待测芯片3的发光元件进行测试;如果经过测试,所述发光元件没有问题,则打开所述光源72,对待测芯片3的感光元件进行测试,如果经过测试,所述感光元件没有问题,则可说明待测芯片3内部电路出现了故障。
需要说明的是,对感光元件和发光元件的测试顺序不做限制,可以先测试感光元件,再测试发光元件。如果在不打开光源72的情况下,待测芯片3在测试时不能正常使用,则说明待测芯片3的感光元件或者发光元件有问题,需要对两个元件都进行测试。
在一具体实施场景中,为了便于对待测芯片3进行测试,不总是拆卸所述光路调节部件74,节约时间,优选地将所述光路调节部件74设置为反光透镜,既能反射待测芯片3自身发光元件发出的光线,又能透过所述光源72发出的光线。
在本申请的各种实施方式中所使用的表述“第一”、“第二”、“所述第一”或“所述第二”可修饰各种部件而与顺序和/或重要性无关,但是这些表述不限制相应部件。以上表述仅用于将元件与其它元件区分开的目的。例如,第一用户设备和第二用户设备表示不同的用户设备,虽然两者均是用户设备。例如,在不背离本公开的范围的前提下,第一元件可称作第二元件,类似地,第二元件可称作第一元件。
尽管已描述了本申请的优选,但本领域内的技术人员一旦得知了基本创造性概念,则可对这些作出另外的变更和修改。所以,所附权利要求意欲解释为包括优选以及落入本申请范围的所有变更和修改。显然,本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的精神和范围。这样,倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内,则本申请也意图包含这些改动和变型在内。
Claims (15)
1.一种芯片测试压头,其特征在于,包括压头本体、转接板、插座、吸附结构;所述转接板嵌入所述压头本体,且所述转接板上设置有第一电气连接点以及第二电气连接点,所述第一电气连接点与第二电气连接点电连接;所述插座的底部嵌入所述压头本体;所述吸附结构的一端设置在所述压头本体外部,所述吸附结构的另一端穿过所述插座的底部;待测芯片被所述吸附结构吸附至所述插座中时所述第一电气连接点与所述待测芯片的PAD面形成电连接,所述第二电气连接点与测试电路板形成电连接,以对所述待测芯片进行测试。
2.根据权利要求1所述的压头,其特征在于,所述压头本体具有第一容置空间以及第二容置空间,所述第二容置空间设置在所述第一容置空间内,所述第一容置空间具有第一工装面,所述第一工装面上设置有所述转接板,所述第二容置空间具有第二工装面,所述第二工装面上设置有所述插座。
3.根据权利要求2所述的压头,其特征在于,所述插座的底部设置在所述第二工装面上,所述插座的凹槽朝向所述测试电路板。
4.根据权利要求1所述的压头,其特征在于,所述吸附结构依次穿过所述压头本体、转接板以及所述插座,以吸附所述待测芯片至所述插座中。
5.根据权利要求1所述的压头,其特征在于,所述第二电气连接点距离所述转接板的几何中心的距离大于第一电气连接点距离所述转接板的几何中心的距离。
6.根据权利要求1所述的压头,其特征在于,还包括第一连接件,其一端连接所述第一电气连接点,另一端穿过所述插座底部以能够连接被吸附至所述插座的待测芯片的PAD面的引脚,以使所述第一电气连接点通过所述第一连接件与所述待测芯片的PAD面形成电连接。
7.一种芯片测试装置,其特征在于,包括测试电路板和如权利要求1-6任一项所述的芯片测试压头。
8.根据权利要求7所述的装置,其特征在于,还包括第二连接件,其一端连接所述第二电气连接点,另一端连接所述测试电路板上的第三电气连接点,以使所述第二电气连接点通过第二连接件与所述测试电路板形成电连接。
9.根据权利要求7所述的装置,其特征在于,还包括:测试底座,所述测试底座设置在所述压头和所述测试电路板之间,用于保护所述测试电路板。
10.根据权利要求9所述的装置,其特征在于,还包括:光学测试模块,所述光学测试模块朝向所述待测芯片的非PAD面设置,用于对所述待测芯片进行光学测试。
11.根据权利要求10所述的装置,其特征在于,所述光学测试模块包括:光通道,所述光通道设置在所述测试底座,其设置位置与所述待测芯片的非PAD面对应。
12.根据权利要求11所述的装置,其特征在于,所述光学测试模块包括:光源,其位置与所述待测芯片的非PAD面对应,用于构建测试芯片所需的光环境。
13.根据权利要求12所述的装置,其特征在于,所述光源设置于所述测试电路板下方或者所述光通道中。
14.根据权利要求12所述的装置,其特征在于,所述光学测试模块还包括:光筒,所述光筒设置于所述测试电路板下方,用于调节所述光源。
15.根据权利要求11所述的装置,其特征在于,所述光学测试模块还包括:光路调节部件,设置于所述光通道中。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/CN2019/081758 WO2020206591A1 (zh) | 2019-04-08 | 2019-04-08 | 芯片测试压头和芯片测试装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN211348543U true CN211348543U (zh) | 2020-08-25 |
Family
ID=72101994
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201990000047.4U Active CN211348543U (zh) | 2019-04-08 | 2019-04-08 | 芯片测试压头和芯片测试装置 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN211348543U (zh) |
WO (1) | WO2020206591A1 (zh) |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101599049B1 (ko) * | 2014-11-28 | 2016-03-04 | 주식회사 세미코어 | 반도체 칩 검사장치 |
CN105934681A (zh) * | 2016-04-27 | 2016-09-07 | 深圳市汇顶科技股份有限公司 | 芯片测试方法及装置 |
CN107402345B (zh) * | 2016-05-18 | 2019-12-27 | 无锡华润安盛科技有限公司 | 用于芯片测试设备的真空吸附装置 |
CN207050762U (zh) * | 2017-06-27 | 2018-02-27 | 深圳市汇顶科技股份有限公司 | 芯片测试治具和芯片测试系统 |
CN207440133U (zh) * | 2017-09-29 | 2018-06-01 | 法特迪精密科技(苏州)有限公司 | Ic 芯片双面测试夹具 |
CN109001499A (zh) * | 2018-07-24 | 2018-12-14 | 苏州创瑞机电科技有限公司 | 一种带有吸附功能半自动直针测试插座 |
CN109490750B (zh) * | 2018-09-30 | 2021-11-16 | 广州市鸿利秉一光电科技有限公司 | 一种检测led芯片的仪器和方法 |
-
2019
- 2019-04-08 CN CN201990000047.4U patent/CN211348543U/zh active Active
- 2019-04-08 WO PCT/CN2019/081758 patent/WO2020206591A1/zh active Application Filing
Also Published As
Publication number | Publication date |
---|---|
WO2020206591A1 (zh) | 2020-10-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI544223B (zh) | Component interface device, test device and test method | |
KR101552552B1 (ko) | 테스트 소켓 | |
JP5373043B2 (ja) | Led用試験装置 | |
JP5603705B2 (ja) | デバイスインターフェイス装置および試験装置 | |
CN211348543U (zh) | 芯片测试压头和芯片测试装置 | |
US9122031B2 (en) | Optical connector | |
CN103424681B (zh) | Cmos晶圆自动测试直针自动测试插座 | |
TWI465788B (zh) | 攝像模組及其組裝方法 | |
WO2018190632A1 (ko) | 소자 픽업 모듈 및 이를 구비하는 반도체 소자 테스트 장치 | |
US20230251303A1 (en) | Wafer inspection system and annular seat thereof | |
KR20110085830A (ko) | 발광다이오드의 검사방법과 시스템 | |
KR20150050222A (ko) | 카메라 모듈 검사용 소켓 | |
CN109799070A (zh) | 光源测试装置 | |
KR101212945B1 (ko) | 수직형 프로브를 갖는 검사용 소켓 | |
TW201508289A (zh) | 半導體測試裝置 | |
KR102186192B1 (ko) | 전자부품 테스트용 측면 컨택 그립퍼장치 | |
US5432456A (en) | Connector installation GO/NO-GO test fixture | |
WO2019011126A1 (zh) | 一种电路板及其检测装置 | |
KR20130050047A (ko) | 디바이스 인터페이스 장치 및 시험 장치 | |
CN200965557Y (zh) | 电子元件检测装置 | |
CN219016505U (zh) | 一种感光芯片测试插座 | |
KR101627869B1 (ko) | 하이픽스 보드 검사 장치 | |
JP2001345481A (ja) | 光電変換素子の検査方法及び装置 | |
JP2011179872A (ja) | 光素子検査治具 | |
CN210351853U (zh) | 一种电子装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |