CN210444569U - 一种qfn器件内埋pcb结构 - Google Patents

一种qfn器件内埋pcb结构 Download PDF

Info

Publication number
CN210444569U
CN210444569U CN201921411224.6U CN201921411224U CN210444569U CN 210444569 U CN210444569 U CN 210444569U CN 201921411224 U CN201921411224 U CN 201921411224U CN 210444569 U CN210444569 U CN 210444569U
Authority
CN
China
Prior art keywords
pad
qfn
pcb
embedded
qfn device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201921411224.6U
Other languages
English (en)
Inventor
应浩东
孙海飙
林峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CHENGDU FOURIER ELECTRONIC TECHNOLOGY CO LTD
Shenzhen SDG Information Co Ltd
Original Assignee
CHENGDU FOURIER ELECTRONIC TECHNOLOGY CO LTD
Shenzhen SDG Information Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CHENGDU FOURIER ELECTRONIC TECHNOLOGY CO LTD, Shenzhen SDG Information Co Ltd filed Critical CHENGDU FOURIER ELECTRONIC TECHNOLOGY CO LTD
Priority to CN201921411224.6U priority Critical patent/CN210444569U/zh
Application granted granted Critical
Publication of CN210444569U publication Critical patent/CN210444569U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

本实用新型公开了一种QFN器件内埋PCB结构,包括PCB和QFN器件,QFN器件设置有不开孔的底部焊盘,PCB设置有引脚焊盘和内埋焊盘,内埋焊盘位于PCB上的凹槽中,凹槽内点涂导电胶,底部焊盘与凹槽表面接触。本实用新型QFN器件一次回流时导电胶同时固化,完成QFN器件与内埋焊盘的电气连接,使QFN同时完成粘接和焊接流程,能够有效防止层压后表层器件焊接时导致内层器件二次回流造成短路或者虚焊、空洞等不良现象;同时内层器件采用此法后无需再进行底部填充,可减少工序。导电胶导电率和导热率较高,有利于芯片电气性能和热性能,对于提高芯片可靠性和稳定性有极大益处。

Description

一种QFN器件内埋PCB结构
技术领域
本实用新型涉及表面贴装工艺技术领域,具体的说,是一种QFN器件内埋PCB结构。
背景技术
PCB(Printed Circuit Board),中文名称为印制电路板,又称印刷线路板,是重要的电子部件,是电子元器件的支撑体,是电子元器件电气连接的载体。PCB内埋技术是将器件贴装在PCB内层,再通过表层压合技术,由通孔电镀与表层电路形成电气连接的技术。可以节约PCB表层空间,充分利用垂直空间,增加电路设计容量。QFN(Quad Flat No-leadPackage,方形扁平无引脚封装)是一种焊盘尺寸小、体积小、以塑料作为材料的新兴的表面贴装芯片封装技术。QFN封装的器件底部中央大暴露的焊盘可以通过Sn63Pb37或者SAC305焊料焊接到PCB的焊盘上,形成电气连接,具有较好的电和热性能,可以满足一般工艺要求,但是如果QFN器件内埋后再进行表层贴装,PCB内部QFN器件会经过二次回流。二次回流时QFN底部焊盘上的锡膏会重新解焊熔融,容易向四周扩散,与周围管脚粘连,造成短路。而且二次冷却时锡膏难以恢复,造成QFN底部焊锡空洞,严重时甚至造成底部焊盘虚焊。由于功耗较大的器件工作时会产生大量热量,空洞造成热阻增加,器件长时间工作时热量就会不断累积在器件上造成温升,高温不但会导致系统运行不稳定、元器件使用寿命缩短,甚至有可能使系统失效。所以QFN底部使用锡膏焊接只适用于常规表面贴装工艺,而不适用于内埋工艺。
实用新型内容
本实用新型的目的在于提供一种QFN器件内埋PCB结构,用于解决现有技术中PCB内埋QFN封装器件二次回流时QFN器件焊锡重新解焊熔融与管脚粘连造成短路、QFN器件底部焊锡空洞以及焊盘虚焊的问题。
本实用新型通过下述技术方案解决上述问题:
一种QFN器件内埋PCB结构,包括PCB和QFN器件,所述QFN器件设置有底部焊盘,所述底部焊盘不开孔,所述PCB设置有引脚焊盘和内埋焊盘,所述引脚焊盘用于与所述QFN器件的管脚电气连接,所述PCB上与底部焊盘匹配的位置设有凹槽,所述内埋焊盘位于所述凹槽中,凹槽内点涂导电胶。
PCB上与QFN器件的底部焊盘位置匹配的焊盘用作内埋焊盘时,其设置在PCB上开设的凹槽中,再对内埋焊盘进行电镀,PCB上的引脚焊盘用模具开孔后进行电镀,PCB的内埋焊盘和QFN器件的底部焊盘均封闭不开孔;当PCB印刷锡膏时,仅对引脚焊盘进行锡膏印刷。凹槽内点涂导电胶,用于内埋器件一次回流时导电胶同时热固化,使同时完成QFN器件与PCB的粘接和焊接流程。
进一步地,所述凹槽的外形尺寸略小于所述底部焊盘的外形尺寸。
凹槽的外形尺寸比QFN器件的底部焊盘越小,使QFN器件的底板焊盘与凹槽接触但并落入凹槽内,使凹槽内有容纳导电胶液的空间。
进一步地,所述导电胶为热固型且低溶剂型的导电胶。所选用的导电胶固化曲线应当与所选锡膏回流曲线不冲突。导电胶固化时挥发物少,不易形成空洞。固化后表层贴片完成后焊接不会二次回流,不会再次形成空洞。芯片层压前不用再进行底部填充,节省工序。
进一步地,所述点涂导电胶为“米”型点胶。
进一步地,所述底部焊盘的封装外围设置有用于电气连接的导电焊盘。
一种QFN器件内埋PCB结构的制作方法,包括:
步骤S100:在PCB上与QFN器件的底部焊盘匹配的位置开设凹槽,所述凹槽内电镀形成内埋焊盘;
步骤S200:通过锡膏印刷模板(钢网)对PCB上设置的引脚焊盘印刷锡膏,在印刷锡膏时,QFN器件钢网开孔时,底部焊盘不开孔,不对凹槽中的内埋焊盘漏印锡膏;
步骤S300:在PCB的凹槽内点涂导电胶,将QFN器件放置于PCB上,使QFN的底部焊盘对应PCB上的凹槽,并将QFN器件的管脚安装入PCB的引脚焊盘;
步骤S400:回流焊接,同时固化导电胶,一次回流后导电胶与内埋焊盘固化后形成电气连接,然后进行层压、表面贴片后完成QFN内埋PCB。
进一步地,所述凹槽的外形尺寸略小于所述底部焊盘的外形尺寸。
进一步地,所述导电胶为热固型且低溶剂型的导电胶。
进一步地,所述点涂导电胶为“米”型点胶。“米”字形点涂导电胶,有利于胶液均匀扩散填充内埋焊盘凹槽,防止形成空洞。
本实用新型与现有技术相比,具有以下优点及有益效果:
(1)本实用新型QFN器件一次回流时导电胶同时固化,完成QFN器件与内埋焊盘的电气连接,使QFN同时完成粘接和焊接流程,能够有效防止层压后表层器件焊接时导致内层器件二次回流造成短路或者虚焊、空洞等不良现象;同时内层器件采用此法后无需再进行底部填充,可减少工序。导电胶导电率和导热率较高,有利于芯片电气性能和热性能,对于提高芯片可靠性和稳定性有极大益处。
(2)QFN封装器件没有鸥翼状引线引线,器件中央有大面积暴露的焊盘,凹槽有利于填充胶液,防止胶液扩散到四周焊盘造成污染、产生虚焊。
(3)本实用新型的“米”字形点涂导电胶,有利于胶液均匀扩散填充内埋焊盘凹槽,防止形成空洞,导电胶胶量可以有效控制,防止胶液溢出导致短路。所选导电胶固体含量高,挥发物较少,不易形成空洞。导电胶固化后二次回流不会再重融,不会形成短路或者空洞。
(4)该方案的设计和实施简单可行,在合理的设计下也不会影响PCB板的大小,能适用于大多数QFN封装器件的内埋操作。
附图说明
图1为本实用新型的结构示意图;
图2为图1中A-A的剖视图;
其中,1-PCB;2-QFN器件;3-引脚焊盘;4-内埋焊盘;5-锡膏;6-导电胶;7-凹槽。
具体实施方式
下面结合实施例对本实用新型作进一步地详细说明,但本实用新型的实施方式不限于此。
实施例1:
一种QFN器件内埋PCB结构,QFN是一种无引脚封装,封装底部中央位置有一个大面积裸露的焊盘,具有导热导电的作用,在大焊盘的封装外围有实现电气连接的导电焊盘。由于QFN封装不像传统的SOIC与TSOP封装那样具有鸥翼状引线,内部引脚与焊盘之间的导电路径短,自感系数以及封装体内布线电阻很低,所以,它能提供卓越的电性能。此外,它还通过外露的引线框架焊盘提供了出色的散热性能,该焊盘具有直接散热的通道,用于释放封装内的热量。将热焊盘直接焊接在电路板上,PCB上的散热过孔将器件工作产生的热量传导到PCB背面的热焊盘。
具体的,如图1和图2所示,包括PCB1和QFN器件2,PCB上设置有与QFN器件的管脚电气连接的引脚焊盘3,PCB1设有凹槽7,凹槽7内设有内埋焊盘4,内埋焊盘4设置于PCB1的一个表面,QFN器件2放置于PCB1上所述表面的同侧;凹槽7外形尺寸比QFN器件2的底部焊盘6略小,QFN器件2的四周管脚通过锡膏5与PCB1上的引脚焊盘3回流焊接后形成电气连接。QFN器件2的底部焊盘通过导电胶6与内埋焊盘4固化后形成电气连接。
该QFN封装器件没有鸥翼状引线引线,器件中央有大面积暴露的焊盘,PCB1开凹槽7有利于填充胶液,防止胶液扩散到四周焊盘造成污染,产生虚焊。
进一步的,本实施例中点胶形状为“米”型点胶,这种方式点胶有利于胶液均匀扩散填充底部焊盘凹槽,防止形成空洞。
更进一步的,所选用的导电胶应当为热固化导电胶,且为低溶剂型,其固化曲线应当与所选锡膏回流曲线不冲突。导电胶固化时挥发物少,不易形成空洞。固化后表层贴片完成后焊接不会二次回流,不会再次形成空洞。芯片层压前不用再进行底部填充,节省工序。
本实用新型上述实施例1的基于导电胶粘接的QFN内埋方案,能够有效防止层压后表层器件焊接时导致内层器件二次回流造成短路或者虚焊、空洞等不良现象。同时内层器件采用此法后无需再进行底部填充,可减少工序。导电胶导电率和导热率较高,有利于芯片电气性能和热性能。对于提高芯片可靠性和稳定性有极大益处。该方案的设计和实施简单可行,在合理的设计下也不会影响PCB板的大小,能适用于大多数QFN封装器件的内埋操作。
实施例2:
一种QFN器件内埋PCB结构的制作方法,包括:
步骤S100:在PCB1上与QFN器件2的底部焊盘匹配的位置开设凹槽7,凹槽7的外形尺寸略小于所述底部焊盘的外形尺寸,所述凹槽7内电镀形成内埋焊盘4;
步骤S200:通过锡膏印刷模板(钢网)对PCB1上设置的引脚焊盘3印刷锡膏5,在印刷锡膏时,QFN器件钢网开孔,底部焊盘不开孔,不对凹槽7中的内埋焊盘4漏印锡膏5;
步骤S300:在PCB1的凹槽7内点涂导电胶6,所选用的导电胶6应当为热固化导电胶,且为低溶剂型,其固化曲线应当与所选锡膏回流曲线不冲突。导电胶6固化时挥发物少,不易形成空洞。点涂导电胶为“米”型点胶。“米”字形点涂导电胶,有利于胶液均匀扩散填充凹槽7,防止形成空洞。将QFN器件2放置于PCB1上,使QFN器件2的底部焊盘对应PCB1上的凹槽7,并将QFN器件2的管脚安装入PCB1的引脚焊盘3;
步骤S400:回流焊接,同时固化导电胶6,一次回流后导电胶6与内埋焊盘4固化后形成电气连接,然后进行层压、表面贴片后完成QFN内埋PCB。固化后表层贴片完成后焊接不会二次回流,不会再次形成空洞。芯片层压前不用再进行底部填充,节省工序。
尽管这里参照本实用新型的解释性实施例对本实用新型进行了描述,上述实施例仅为本实用新型较佳的实施方式,本实用新型的实施方式并不受上述实施例的限制,应该理解,本领域技术人员可以设计出很多其他的修改和实施方式,这些修改和实施方式将落在本申请公开的原则范围和精神之内。

Claims (5)

1.一种QFN器件内埋PCB结构,包括PCB和QFN器件,其特征在于,所述QFN器件设置有底部焊盘,所述底部焊盘不开孔,所述PCB设置有引脚焊盘和内埋焊盘,所述引脚焊盘用于与所述QFN器件的管脚电气连接,所述PCB上与底部焊盘匹配的位置设有凹槽,所述内埋焊盘位于所述凹槽中,凹槽内点涂导电胶。
2.根据权利要求1所述的一种QFN器件内埋PCB结构,其特征在于,所述凹槽的外形尺寸略小于所述底部焊盘的外形尺寸。
3.根据权利要求1所述的一种QFN器件内埋PCB结构,其特征在于,所述导电胶为热固型且低溶剂型的导电胶。
4.根据权利要求1所述的一种QFN器件内埋PCB结构,其特征在于,所述点涂导电胶为“米”型点胶。
5.根据权利要求1所述的一种QFN器件内埋PCB结构,其特征在于,所述底部焊盘的封装外围设置有用于电气连接的导电焊盘。
CN201921411224.6U 2019-08-28 2019-08-28 一种qfn器件内埋pcb结构 Active CN210444569U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201921411224.6U CN210444569U (zh) 2019-08-28 2019-08-28 一种qfn器件内埋pcb结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201921411224.6U CN210444569U (zh) 2019-08-28 2019-08-28 一种qfn器件内埋pcb结构

Publications (1)

Publication Number Publication Date
CN210444569U true CN210444569U (zh) 2020-05-01

Family

ID=70409704

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201921411224.6U Active CN210444569U (zh) 2019-08-28 2019-08-28 一种qfn器件内埋pcb结构

Country Status (1)

Country Link
CN (1) CN210444569U (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110493954A (zh) * 2019-08-28 2019-11-22 成都傅立叶电子科技有限公司 一种qfn器件内埋pcb结构及其制作方法
CN114980496A (zh) * 2021-02-19 2022-08-30 华为技术有限公司 一种电路板组件、电子设备和电路板组件的加工方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110493954A (zh) * 2019-08-28 2019-11-22 成都傅立叶电子科技有限公司 一种qfn器件内埋pcb结构及其制作方法
CN110493954B (zh) * 2019-08-28 2024-03-22 成都傅立叶电子科技有限公司 一种qfn器件内埋pcb结构及其制作方法
CN114980496A (zh) * 2021-02-19 2022-08-30 华为技术有限公司 一种电路板组件、电子设备和电路板组件的加工方法

Similar Documents

Publication Publication Date Title
US6137183A (en) Flip chip mounting method and semiconductor apparatus manufactured by the method
US7948076B2 (en) Semiconductor chip assembly with post/base heat spreader and vertical signal routing
US8378372B2 (en) Semiconductor chip assembly with post/base heat spreader and horizontal signal routing
CN102683509B (zh) Led模块
US7495346B2 (en) Semiconductor package
CN210444569U (zh) 一种qfn器件内埋pcb结构
CN105789154A (zh) 一种倒装芯片模组
CN1129184C (zh) 用于半导体器件的引线框架
CN109588023B (zh) 散热结构及相关设备
CN111372393A (zh) 一种降低焊接空洞率的qfn元件贴片方法
CN110493954B (zh) 一种qfn器件内埋pcb结构及其制作方法
CN1451178A (zh) 改进的倒装芯片连接封装
CN112736040A (zh) 一种双面焊接的功率模块及焊接工艺
CN112201632A (zh) 一种半导体器件封装结构及半导体器件封装方法
JP2008227310A (ja) 2種類の配線板を有するハイブリッド基板、それを有する電子装置、及び、ハイブリッド基板の製造方法
JP2004363220A (ja) 実装構造体の製造方法及び接続体
CN101217853B (zh) 芯片引脚与金属端子的焊接方法
CN113394179B (zh) 具有多层载片结构的电子元件
JP2012195546A (ja) 半導体装置と、その実装体及び製造方法
CN210325773U (zh) 功率模块
CN101818888A (zh) 散热块与发光装置
CN211744885U (zh) 一种降低焊接空洞率的qfn元件贴片结构
CN210040178U (zh) 基于电子元件的板上封装结构
CN213601858U (zh) 一种芯片电极焊接互联密集型封装结构
CN219999689U (zh) 电路板组件

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant