CN210431386U - 一种端口电路 - Google Patents

Abstract

本实用新型涉及一种端口电路，包括多个静电保护电路，多个静电保护电路中至少两个静电保护电路的静电泄放端数量不同，在多个静电保护电路中，目标静电保护电路的电流输入端分别与一个或多个非目标静电保护电路的静电泄放端连接，所述非目标静电保护电路的静电泄放端数量多于所述目标静电保护电路的静电泄放端数量，其中，各所述静电保护电路的实际静电泄放端的数量总和大于各所述静电保护电路的自己的静电泄放端的数量总和。本实用新型通过将静电泄放端数量少的静电保护电路与静电泄放端数量多的静电保护电路的静电泄放端相连，从而增加了静电泄放端数量，加快了静电泄放速度，有效降低了元器件的损伤，同时操作简便，节约成本。

Description

一种端口电路

技术领域

本实用新型涉及电路领域，尤其涉及一种端口电路。

背景技术

目前，在COMS集成电路中产生的静电可以在很短时间内形成超过几十安培的大电流，这样的大电流直接流过导通电流仅为微安或毫安级别的电子器件，将会给COMS集成电路中的电子器件带来破坏性的后果，因此需要在COMS集成电路中设置ESD((ElectrostaticDischarge，静电释放)保护电路。

但是对于多个保护对象的电路，就需要设置多个静电保护电路，例如：对于多个电源(COMS集成电路大部分是数模混合的，即包括模拟电路和数字电路，为了提高模拟电路的精确度和稳定性，一般模拟电路的电源和数字电路的电源要进行隔离，即模拟电路和数字电路的电源是单独提供的，另外，COMS集成电路的芯片内部核心电路也需要工作电压，COMS集成电路的芯片内部核心电路的工作电压是由模拟电路的模拟电源经过芯片内部的LDO转换模块转换得到的，因此一款高性能的集成电路至少存在三种电源，即模拟电源、数字IO电源和数字电源)的集成电路中，由于有的电源的封装引脚数量不多，所以往往导致泄放速度较慢，会导致集成电路的低压COMS器件受到损伤。

然而现有技术中，一般都是通过增大ESD保护电路中的CMOS器件的尺寸等方式提高其ESD性能，这种方式不仅操作复杂、困难、且成本高。

实用新型内容

为了解决上述技术问题或者至少部分地解决上述技术问题，本实用新型提供了一种端口电路。

第一方面，本实用新型提供了一种电源端口电路，一种端口电路，其特征在于，包括多个静电保护电路，多个静电保护电路中至少两个静电保护电路的静电泄放端数量不同，

在多个静电保护电路中，目标静电保护电路的电流输入端分别与一个或多个非目标静电保护电路的静电泄放端连接，所述非目标静电保护电路的静电泄放端数量多于所述目标静电保护电路的静电泄放端数量，其中，各所述静电保护电路的实际静电泄放端的数量总和大于各所述静电保护电路的自己的静电泄放端的数量总和。

可选地，所述静电保护电路适于与电源连接。

可选地，所述目标静电保护电路的电流输入端与静电泄放端数量最多的静电保护电路的静电泄放端连接。

可选地，所述静电泄放端数量最多的静电保护电路至少两个时，所述目标静电保护电路的电流输入端与接线距离最近的静电保护电路的静电泄放端连接。

可选地，每个所述静电保护电路的静电泄放端的一端接地，每个所述静电保护电路的静电泄放端的另一端分别通过一个或多个接口与自己或其他的静电保护电路的电流输入端连接。

可选地，所述多个静电保护电路的静电泄放端的接口之间相互独立。

可选地，所述多个静电保护电路的静电泄放端的接口之间通过静电保护器件两两相互连通。

可选地，所述静电保护器件包括两组导通方向相反的静电二极管，两组所述静电二极管相互并联。

本实用新型实施例提供的上述技术方案与现有技术相比具有如下优点：

本实用新型实施例提供的该电路，包括多个静电保护电路，多个静电保护电路中至少两个静电保护电路的静电泄放端数量不同，在多个静电保护电路中，目标静电保护电路的电流输入端分别与一个或多个非目标静电保护电路的静电泄放端连接，所述非目标静电保护电路的静电泄放端数量多于所述目标静电保护电路的静电泄放端数量，其中，各所述静电保护电路的实际静电泄放端的数量总和大于各所述静电保护电路的自己的静电泄放端的数量总和。本实用新型通过将静电泄放端数量少的静电保护电路与静电泄放端数量多的静电保护电路的静电泄放端相连，从而增加了静电泄放端数量，加快了静电泄放速度，有效降低了元器件的损伤，同时操作简便，节约成本。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本实用新型的实施例，并与说明书一起用于解释本实用新型的原理。

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本实用新型一个实施例提供的一种电源端口电路的结构示意图；

图2为本实用新型一个实施例提供的一种电源端口电路的静电保护电路的结构图；

图3为本实用新型又一实施例提供的一种电源端口电路的具体结构图；

图4为改进前的一种电源端口电路的具体结构图。

其中，100、目标静电保护电路；200、非目标静电保护电路。

具体实施方式

为使本实用新型实施例的目的、技术方案和优点更加清楚，下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本实用新型的一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

由于现有技术中，一般都是通过增大ESD保护电路中的CMOS器件的尺寸等方式提高其ESD性能，这种方式不仅操作复杂、困难、且成本高。为此，本实用新型实施例提供一种端口电路，如图1所示，包括多个静电保护电路，多个静电保护电路中至少两个静电保护电路的静电泄放端数量不同，

在多个静电保护电路中，目标静电保护电路的电流输入端分别与一个或多个非目标静电保护电路的静电泄放端连接，所述非目标静电保护电路的静电泄放端数量多于所述目标静电保护电路的静电泄放端数量，其中，各所述静电保护电路的实际静电泄放端的数量总和大于各所述静电保护电路的自己的静电泄放端的数量总和。

在本实施例中，所述静电保护电路适于与电源连接。

在本实施例中，目标静电保护电路100是指在多个静电保护电路中，除去静电泄放端数量最多的静电保护电路的任一需要进行改进的静电保护电路，以静电保护电路与电源连接为例，在COMS集成电路中，至少包括模拟电源、数字电源和数字IO电源，模拟电源是由外部提供的模拟电路的工作电源，数字电源是COMS集成电路的芯片内部工作电源，数字IO电源是数字电路的工作电源，其中，与数字电源连接的静电保护电路的静电泄放端多用于测试，封装的数量不多，所以就导致了ESD性能差，芯片内部的低压器件就容易被静电电流损伤，所以就需要对数字电源的静电保护电路进行改进。

在本实施例中，静电泄放端可以是芯片外部封装的引脚，通过引脚，将静电电流泄放出去。

在本实施例中，目标静电保护电路100可以将电流输入端连接到任一一个比目标静电保护电路100的静电泄放端数量多的静电保护电路的静电泄放端。例如，共有5个静电保护电路分别是静电保护电路A、B、C、D和E，其中，静电保护电路A和静电保护电路B作为目标静电保护电路100，其静电泄放端数量均小于电源C、D和E的静电泄放端数量，静电保护电路A的静电泄放端数量小于静电保护电路B的静电泄放端数量，那么静电保护电路A的电流输入端可以连接到静电保护电路B、C、D或E的任一静电保护电路的静电泄放端，然后通过静电保护电路B、C、D或E的静电泄放端将静电泄放出去，静电保护电路B的电流输入端可以连接到静电保护电路C、D或E的任一静电保护电路的静电泄放端将静电泄放出去。

本实用新型实施例提供的该电路，包括多个静电保护电路，多个静电保护电路中至少两个静电保护电路的静电泄放端数量不同，在多个静电保护电路中，目标静电保护电路的电流输入端分别与一个或多个非目标静电保护电路的静电泄放端连接，所述非目标静电保护电路的静电泄放端数量多于所述目标静电保护电路的静电泄放端数量，其中，各所述静电保护电路的实际静电泄放端的数量总和大于各所述静电保护电路的自己的静电泄放端的数量总和。本实用新型通过将静电泄放端数量少的静电保护电路与静电泄放端数量多的静电保护电路的静电泄放端相连，从而增加了静电泄放端数量，加快了静电泄放速度，有效降低了元器件的损伤，同时操作简便，节约成本。

以上，对本实用新型提供的电路的整体方案进行了说明，下面结合实施例对本实用新型的电路的详细结构进行说明。

实施例1

本实施例1包括图1中的全部内容，在此不再赘述。其中，所述目标静电保护电路的电流输入端与静电泄放端数量最多的静电保护电路的静电泄放端连接。

在本实施例中，静电泄放端数量越多，其静电泄放速度就会越快，那么作为一种优选的方式，就是将目标静电保护电路100的电流输入端与静电泄放端数量最多的静电保护电路的静电泄放端连接，就能够大大的提高目标静电保护电路100的静电泄放速度。

在本实施例中，目标静电保护电路100的数量不限于一个，示例性的，COMS集成电路中共有5个静电保护电路，其中有4个静电保护电路的ESD能力均较差，另外一个静电保护电路的静电泄放能力最强，静电泄放端数量较多，就可以将4个静电保护电路的电流输入端均连接到另外一个静电保护电路的静电泄放端，然后通过该静电保护电路的静电泄放端将静电电流泄放出去。

那么静电泄放能力最强的静电保护电路就通过自己的静电泄放端将静电电流泄放出去即可，无需再进行改进。

但是，如果有至少两个静电泄放能力一样的静电保护电路时，目标静电保护电路100该选择哪一个电源更好呢，为此本实用新型提供了下述实施例2。

实施例2

实施例2中包括实施例1中的全部内容，在此不再赘述。其中，

所述静电泄放端数量最多的静电保护电路至少两个时，所述目标静电保护电路100的电流输入端与接线距离最近的静电保护电路的静电泄放端连接。

在本实施例中，接线距离越长，静电泄放速度越慢，所以优选的，如果有至少两个静电泄放端数量最多的静电保护电路，那么就选择接线距离最近的静电保护电路的静电泄放端进行连接，从而能够增加静电泄放速度，提高静电泄放能力。

在一些实施例中，每个所述静电保护电路的静电泄放端的一端接地，每个所述静电保护电路的静电泄放端的另一端分别通过一个或多个接口与自己或其他的静电保护电路的电流输入端连接。

例如，目标静电保护电路的多个静电泄放端分别通过一个或多个接口与非目标静电保护电路的电流输入端连接，非目标静电保护电路的多个静电泄放端分别通过一个或多个接口与自己的或者比自己的静电泄放端数量多的静电保护电路的电流输入端连接。

具体以下述实施例进行说明：

实施例3

实施例3包括实施例1-实施例2的全部内容，在此不再赘述，其中，所述多个静电保护电路的静电泄放端的接口之间相互独立。

在本实施例中，各静电保护电路的接口是独立的，各电源的静电泄放路径是相互独立，没有关系的，只有目标静电保护电路100的电流输入端会连接到其他的静电保护电路的静电泄放端上，通过非目标静电保护电路200的静电泄放端将目标静电保护电路100的静电进行泄放。

实施例4

实施例4包括实施例1-实施例3的全部内容，在此不再赘述，其中，所述多个静电保护电路的静电泄放端的接口之间通过静电保护器件两两相互连通。

在本实施例中，各静电保护电路的静电泄放端的接口之间是相互连接的，且通过导通方向相反的静电保护器件，实现了各静电保护电路的静电泄放端之间的相互连通，各静电保护电路的电流输入端产生的静电不仅能够通过自己的静电泄放端的封装引脚进行泄放，还能够通过该静电保护器件后泄放到非目标静电保护电路200的静电泄放端处。

但是对于目标静电保护电路100，虽然其也能通过非目标静电保护电路200的静电泄放端的泄放引脚进行泄放，但是如果还需要经过静电保护器件的话，则增加了其静电电流的阻抗，降低了静电泄放速度，所以在本实施例中，即使各静电保护电路的静电泄放端之间通过静电保护器件相互连通，依然是将目标静电保护电路100的电流输入端连接至比目标静电保护电路100的静电泄放端数量多的静电保护电路的静电泄放端处。

在本实施例中，静电保护器件有两类：开关型以及钳位型，开关型防护器件常见的有：静电二极管DIODE、RC-Clamp电路，钳位型常见的有：GGMOS(gate-grounded MOS，栅极接地MOS管)、BJT(Bipolar Junction Transistor，双极结型晶体管)以及SCR(SiliconControlled Rectifier，可控硅)。在小工艺特征的芯片设计中通常使用DIODE、RC Clamp作为ESD防护器件。

优选地，所述静电保护器件包括两组导通方向相反的静电二极管，两组所述静电二极管相互并联。

静电二极管DIODE简单、易于设计，受版图影响少，用于连接不同静电保护电路中的静电泄放端，有降低不同静电泄放端之间的翻转噪声以及泄放ESD电流的作用。

在本实施例中，为了更好的解释本实用新型的方案，给出一个具体的例子，如图3所示，共有三个电源，分别是模拟电源、数字电源和数字IO电源，模拟电源连接第一静电保护电路，数字电源连接第二静电保护电路，数字IO电源连接第三静电保护电路，

第一静电保护电路的电流输入端VCCANA、第二静电保护电路的电流输入端VDDCORE和第三静电保护电路的电流输入端VCCIO相互独立，第一静电保护电路的多个静电泄放端通过接口VSSANA连接，第二静电保护电路的多个静电泄放端通过接口VSSCORE连接，第三静电保护电路的多个静电泄放端通过接口VSSIO连接，三个接口之间分别通过两组导通方向相反的静电二极管两两连接，每一组静电二极管包括两个静电二极管；

现在将第二静电保护电路作为目标静电保护电路100，如图4所示，改进前，第二静电保护电路的电流输入端VDDCORE接到自己的接口VSSCORE，第一静电保护电路的电流输入端VSSANA接到自己的接口VSSCORE，第三静电保护电路的电流输入端VSSIO接到自己的接口VSSCORE。

当第二静电保护电路的电流输入端VDDCORE发生ESD时，其泄放路径为：一部分通过接口VSSCORE对应的静电泄放端输出到地，一部分到通过静电二极管到达接口VSSIO或者接口VSSANA后再通过各接口对应的静电泄放端输出到地。

当第一静电保护电路的电流输入端VCCANA发生ESD时，其泄放路径为：一部分通过接口VSSANA对应的静电泄放端输出到地，一部分到通过静电二极管到达接口VSSIO或者接口VSSCORE后再通过各接口对应的静电泄放端输出到地。

第三静电保护电路的泄放路径原理同上，不再赘述。

所以如图3所示，本实施例将第二静电保护电路的电流输入端VDDCORE连接到第三静电保护电路的接口VSSIO，这样当发生ESD时，其泄放路径为：直接到达接口VSSIO，然后由接口VSSIO对应的静电泄放端直接输出到地，通过这种电路改进，一方面增加了静电泄放端子，提高了静电泄放速度，另一方面，由于避开了静电二极管，减小了静电流泄放的阻抗，进而也增加了静电泄放速度，再者，这种改进，操作简单，成本低，不需要额外增加封装引脚或者更换COMS器件，就能够实现提高抗静电的能力。

在一些实施例中，所述静电保护电路的电流输入端与静电泄放端之间必然设有静电保护模块，所述静电保护模块包括过滤单元、驱动单元和放电单元，

所述过滤单元用于过滤正常工作信号，并将静电信号传输至所述驱动单元；

所述驱动单元用于为所述放电单元提供驱动电压；

所述放电单元用于泄放静电电流。

在本实施例中，优选地，静电保护电路采用RC-Clamp电路为保护对象提供ESD泄放通路，具有频率触发、触发电压低、不靠寄生结构放电、放电时导通电阻小等优点。

下面结合图2对本实施例进行具体说明，

如图2所示，在本实施例中，过滤单元包括电阻R0和MOS管NM3，过滤掉正常的信号波动，中间的MOS管PM1、NM0和电阻R1组成驱动单元，一方面给放电单元提供驱动，当ESD电流来临时，快速启动放电单元；另一方面，还能起到隔离过滤单元和放电单元的作用。放电单元由放电管NM1组成，ESD电流来临时，提供泄放通道。

最后应说明的是：以上实施例仅用以说明本实用新型的技术方案，而非对其限制；尽管参照前述实施例对本实用新型进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本实用新型各实施例技术方案的精神和范围。

需要说明的是，在本文中，诸如“第一”和“第二”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

以上所述仅是本实用新型的具体实施方式，使本领域技术人员能够理解或实现本实用新型。对这些实施例的多种修改对本领域的技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本实用新型的精神或范围的情况下，在其它实施例中实现。因此，本实用新型将不会被限制于本文所示的这些实施例，而是要符合与本文所申请的原理和新颖特点相一致的最宽的范围。

Claims (8)

1.一种端口电路，其特征在于，包括多个静电保护电路，多个静电保护电路中至少两个静电保护电路的静电泄放端数量不同，

在多个静电保护电路中，目标静电保护电路的电流输入端分别与一个或多个非目标静电保护电路的静电泄放端连接，所述非目标静电保护电路的静电泄放端数量多于所述目标静电保护电路的静电泄放端数量，其中，各所述静电保护电路的实际静电泄放端的数量总和大于各所述静电保护电路的自己的静电泄放端的数量总和。

2.根据权利要求1所述的端口电路，其特征在于，所述静电保护电路适于与电源连接。

3.根据权利要求1所述的端口电路，其特征在于，所述目标静电保护电路的电流输入端与静电泄放端数量最多的静电保护电路的静电泄放端连接。

4.根据权利要求3所述的端口电路，其特征在于，所述静电泄放端数量最多的静电保护电路至少两个时，所述目标静电保护电路的电流输入端与接线距离最近的静电保护电路的静电泄放端连接。

5.根据权利要求1所述的端口电路，其特征在于，每个所述静电保护电路的静电泄放端的一端接地，每个所述静电保护电路的静电泄放端的另一端分别通过一个或多个接口与自己或其他的静电保护电路的电流输入端连接。

6.根据权利要求5所述的端口电路，其特征在于，所述多个静电保护电路的接口之间相互独立。

7.根据权利要求5所述的端口电路，其特征在于，所述多个静电保护电路的接口之间通过静电保护器件两两相互连通。

8.根据权利要求7所述的端口电路，其特征在于，所述静电保护器件包括两组导通方向相反的静电二极管，两组所述静电二极管相互并联。

Images