CN209912876U - 一种带有沟槽电极的高压二极管 - Google Patents
一种带有沟槽电极的高压二极管 Download PDFInfo
- Publication number
- CN209912876U CN209912876U CN201920939612.5U CN201920939612U CN209912876U CN 209912876 U CN209912876 U CN 209912876U CN 201920939612 U CN201920939612 U CN 201920939612U CN 209912876 U CN209912876 U CN 209912876U
- Authority
- CN
- China
- Prior art keywords
- conductivity type
- trench
- semiconductor material
- electrode
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本实用新型提供一种带有沟槽电极的高压二极管。本实用新型通过在有源区引入沟槽结构并在沟槽侧壁形成肖特基接触阳极,在保证高反向击穿电压和低漏电流的情况下,增大正向导通时的电流密度,大大降低了产品成本。
Description
技术领域
本实用新型属于功率半导体领域,具体涉及一种带有沟槽电极的高压二极管。
背景技术
在功率器件领域,传统的肖特基二极管(SBD)由于肖特基势垒反向耐压能力低、漏电流大限制了其在高压领域的应用,因此工业界普遍采用结势垒肖特基二极管(JBS)结构,在N型外延层中注入P型形成PiN结,增加二极管的反向耐压并减小漏电流。然而,由于JBS器件引入PiN结,使得正向偏置时电流只能通过肖特基接触区,这使得相同面积的二极管JBS正向导通电流要小于SBD器件。
发明内容
针对现有技术的缺陷,本实用新型提供一种带有沟槽电极的高压二极管,在有源区引入沟槽结构(004)并在沟槽侧壁形成肖特基接触阳极。在二极管正偏时,增大正向导通时的电流密度,大大降低了产品成本;在反偏时,侧壁肖特基电极为横向结构,避免了纵向电场的扩展,从而减小了漏电流。
实现本实用新型的技术方案为:
底部电极层(001),重掺杂第一导电类型半导体材料层(002),轻掺杂的第一导电类型半导体材料层(003),从表面伸入轻掺杂的第一导电类型半导体材料层(003)的沟槽结构(004)。所述沟槽结构(004)的侧壁处,设有顶部电极层(005)与轻掺杂第一导电类型半导体材料层(003)的接触界面。所述沟槽结构(004)的底部设有第二导电类型注入区(006)。
其中,所述的半导体材料为硅、碳化硅、氮化镓、氧化镓、氮化铝、金刚石之中的至少一种或者几种组成。
其中,所述的顶部电极层(005)由Ti、Ni、Mo、Pt、Si、Ge、Al、TiN、W、TiW、Au之中的至少一种组成。
其中,所述的接触界面可以为肖特基接触,也可以为异质结界面,但其势垒高度均大于0.3eV。
其中,所述沟槽结构(004)伸入轻掺杂的第一导电类型半导体材料层(003)的深度在0.1~5um,其侧壁与底部平面形成的夹角为85-135 °,底部的第二导电类型注入区(006)深度为0.1um~2um。
其中,所述第一导电类型为N型,所述第二导电类型为P型,反之所述第一导电类型为P型,所述第二导电类型为N型。
附图说明
图1是本实用新型器件有源区的纵切图。
图2是本实用新型实施例一的纵切图。
图3是本实用新型实施例二的纵切图。
具体实施方式
为了使本实用新型的目的、技术方案的优点更清晰明白,以下结合实施例并参考附图,对本实用新型进行进一步详细说明。应当理解,此处所描述的具体实施例仅用以解释本实用新型,并不用于限定本实用新型。
本实用新型的实施例一中,所述的半导体材料为碳化硅材料。
本实用新型的实施例一中,重掺杂和轻掺杂区域均为N型掺杂,沟槽结构(004)底部注入区(006)为P型掺杂;底部电极层(001)为阴极,顶部电极层(005)为阳极。
本实用新型的实施例一中,所述的阳极电极层(005)由Ti/TiN/Al三种金属组成。
本实用新型的实施例一中,所述的结终端上钝化层由掺杂硅玻璃(BPSG)组成。
本实用新型的实施例一中,所述的沟槽结构(004)伸入轻掺杂N型半导体材料(003)的深度为1um,其侧壁与底部平面形成的夹角为90°,顶部和侧壁都沉积阳极电极,所述的底部P型注入区(006)的厚度约为0.5um。
本实用新型的实施例一中,其有源区周围结终端为常规注入场限环结构,与P型注入区(006)同时注入。
本实例的工作原理为:
所述的顶部阳极电极层(005)分别与沟槽结构(004)的顶部和侧壁接触形成肖特基接触,同时,所述底部阴极电极层(001)与重掺杂N型半导体材料层(002)形成欧姆接触,使得本实用新型中,电流从沟槽结构(004)的顶部和侧壁到所述底部阴极电极层(001)方向呈现导通特性,并在相反方向呈现阻断特性。
沟槽结构(004)的侧壁扩展了肖特基电极的面积增加了正偏时的电流,在二极管反偏时,由于侧壁肖特基电极为横向结构,避免了纵向电场的扩展,从而减小了漏电流。
本实用新型的实施例二中,所述的半导体材料为碳化硅材料。
本实用新型的实施例二中,本实用新型的实施例一中,重掺杂和轻掺杂区域均为N型掺杂,沟槽结构(004)底部注入为P型掺杂;底部电极层(001)为阴极,顶部电极层(005)为阳极。
本实用新型的实施例二中,所述的顶部阳极电极层(005)由Ti/TiN/Al三种金属组成。
本实用新型的实施例二中,所述的结终端钝化层由二氧化硅组成。
本实用新型的实施例二中,所述的沟槽结构(004)伸入轻掺杂N型半导体材料(003)的深度在2um,其侧壁与底部平面形成的夹角为90°,侧壁沉积阳极电极,所述的顶部和底部P型注入区(006)的厚度约为0.5um。
本实用新型的实施例二中,其有源区周围结终端为沟槽场限环结构,在有源区刻蚀沟槽结构(004)由同一次光刻工艺定义所述沟槽结构的刻蚀和其顶部底部的P型注入区(006)的掺杂。
Claims (7)
1.一种带有沟槽电极的高压二极管,其特征在于,包括:
底部电极层(001),重掺杂第一导电类型半导体材料层(002),轻掺杂第一导电类型半导体材料层(003),从表面伸入轻掺杂的第一导电类型半导体材料层(003)的沟槽结构(004);
所述沟槽结构(004)的侧壁处,设有顶部电极层(005)与轻掺杂第一导电类型半导体材料层(003)的接触界面;
所述沟槽结构(004)的底部设有第二导电类型注入区(006)。
2.根据权利要求1所述的带有沟槽电极的高压二极管,其特征在于,所述的半导体材料为硅、碳化硅、氮化镓、氧化镓、氮化铝、金刚石之中的至少一种或者几种组成。
3.根据权利要求1所述的带有沟槽电极的高压二极管,其特征在于,所述的顶部电极层(005)由Ti、Ni、Mo、Pt、Si、Ge、Al、TiN、W、TiW、Au之中的至少一种组成。
4.根据权利要求1所述的带有沟槽电极的高压二极管,其特征在于,所述的顶部电极层(005)与轻掺杂第一导电类型半导体材料层(003)的接触界面具有高度大于0.3eV的第一导电类型载流子势垒。
5.根据权利要求1所述的带有沟槽电极的高压二极管,其特征在于,所述沟槽结构(004)伸入轻掺杂的第一导电类型半导体材料层(003)的深度在0.1~5um,其侧壁与底部平面形成的夹角为85-135 °,所述沟槽结构(004)底部的第二导电类型注入区(006)深度为0.1um~2um。
6.根据权利要求1所述的带有沟槽电极的高压二极管,其特征在于,所述第一导电类型为N型,所述第二导电类型为P型。
7.根据权利要求1所述的带有沟槽电极的高压二极管,其特征在于,所述第一导电类型为P型,所述第二导电类型为N型。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201920939612.5U CN209912876U (zh) | 2019-06-21 | 2019-06-21 | 一种带有沟槽电极的高压二极管 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201920939612.5U CN209912876U (zh) | 2019-06-21 | 2019-06-21 | 一种带有沟槽电极的高压二极管 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN209912876U true CN209912876U (zh) | 2020-01-07 |
Family
ID=69050504
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201920939612.5U Active CN209912876U (zh) | 2019-06-21 | 2019-06-21 | 一种带有沟槽电极的高压二极管 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN209912876U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110137268A (zh) * | 2019-06-21 | 2019-08-16 | 派恩杰半导体(杭州)有限公司 | 一种带有沟槽电极的高压二极管 |
-
2019
- 2019-06-21 CN CN201920939612.5U patent/CN209912876U/zh active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110137268A (zh) * | 2019-06-21 | 2019-08-16 | 派恩杰半导体(杭州)有限公司 | 一种带有沟槽电极的高压二极管 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6425659B2 (ja) | ショットキーダイオード及びショットキーダイオードの製造方法 | |
CN108039360B (zh) | 采用用于边缘终端元件的凹处的边缘终端结构 | |
KR101984836B1 (ko) | 쇼트키 다이오드 | |
US8618557B2 (en) | Wide-band-gap reverse-blocking MOS-type semiconductor device | |
CN107978642B (zh) | 一种GaN基异质结二极管及其制备方法 | |
US20170033098A1 (en) | GaN-BASED SCHOTTKY DIODE RECTIFIER | |
CN109166917B (zh) | 一种平面型绝缘栅双极晶体管及其制备方法 | |
US10083956B2 (en) | Semiconductor device | |
CN113066870B (zh) | 一种具有终端结构的氧化镓基结势垒肖特基二极管 | |
CN209912876U (zh) | 一种带有沟槽电极的高压二极管 | |
CN114220870A (zh) | 全方位肖特基接触的沟槽型半导体器件及其制造方法 | |
CN110137268A (zh) | 一种带有沟槽电极的高压二极管 | |
CN114551586B (zh) | 集成栅控二极管的碳化硅分离栅mosfet元胞及制备方法 | |
US9123557B2 (en) | Fast recovery rectifier | |
CN102263139A (zh) | 一种改进的混合整流二极管结构 | |
TW202335308A (zh) | 寬能隙半導體元件與其製造方法 | |
US20160284872A1 (en) | Schottky diode | |
CN114335146B (zh) | 一种半导体结构及其制备方法 | |
CN212783463U (zh) | 一种基于碳化硅的肖特基pin二极管 | |
CN216849947U (zh) | 具有混合高k介质场板的横向氮化镓肖特基二极管结构 | |
US11515395B2 (en) | Gallium nitride power device and manufacturing method thereof | |
CN216354231U (zh) | 一种高耐压双p型夹层功率pin肖特基二极管器件 | |
Su | The Retrospect and Prospect of GaN-Based Schottky Diode | |
KR20160116294A (ko) | 쇼트키 다이오드 | |
TWI602308B (zh) | 蕭特基二極體元件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |