CN209626222U - 一种Si衬底上GaN基功率半导体器件的外延层结构 - Google Patents

Abstract

本实用新型公开了一种Si衬底上GaN基功率半导体器件的外延层结构，包括Si衬底、图形化结构AlN缓冲层和GaN基功率器件结构；其中：Si衬底上制备有图形化结构，所述AlN缓冲层在有图形化结构的Si衬底上制备，所述图形化结构为圆柱形、圆锥形、穹顶形、多边棱柱形、多边棱锥形或长条形。本实用新型的优点在于：通过在Si衬底上制备图形化结构，并通过磁控溅射在上述有图形化结构的Si衬底上沉积AlN缓冲层，然后在上述缓冲层上生长GaN基功率器件结构，Si衬底上的图形化结构，对于GaN基功率器件结构的外延层应力释放有较好的效果，可以降低外延层中的位错密度，提高晶体质量；在图形化结构的Si衬底上沉积AlN缓冲层，避免了Ga原子的回熔问题，利于后续的外延生长。

Description

一种Si衬底上GaN基功率半导体器件的外延层结构

技术领域

本实用新型涉及功率半导体器件技术领域，尤其涉及一种Si衬底上GaN基功率半导体器件的外延层结构。

背景技术

以氮化镓(GaN)为代表的III族氮化物宽禁带半导体以禁带宽度大、电子饱和漂移速度高、临界击穿电场高、热导率高、稳定性好等优异的物理特性，继第一代半导体硅(Si)、锗(Ge)和第二代半导体砷化镓(GaAs)、磷化铟(InP)之后，成为第三代半导体的主要材料体系，GaN基的功率半导体器件被广泛应用在军事、航空航天、通信技术、汽车电子和开关电源等领域。

GaN基的功率半导体器件，如高电子迁移率晶体管(HEMT)主要是基于由Al_xGa_1-xN和GaN异质结构制备的。Al_xGa_1-xN/GaN异质结构的界面因自发极化和压电极化，以及能带的不连续性，从而在界面形成高浓度的二维电子气(2D Electron Gas，2DEG)。GaN基 HEMT具有二维电子气(2DEG)浓度高、迁移率高和击穿电场强等优点被广泛用于高频和高功率微波器件。

目前，大尺寸、高晶体质量的GaN衬底难以获得且价格昂贵，因此GaN外延一般选择在SiC衬底、蓝宝石衬底和Si衬底上进行异质外延生长。从GaN基功率半导体器件的成本和散热需求考虑，Si衬底上GaN基异质结构的外延生长成为近年国际研究的热点之一。但是，由于GaN基外延层与Si衬底之间巨大的晶格失配(16.9％)和热膨胀系数失配 (56％)，以及Ga原子易扩散到Si衬底表面产生回熔而破坏界面的问题，在大尺寸Si衬底上生长高质量且无龟裂的GaN外延层非常困难。目前Si衬底上GaN外延层生长一般采用低温AlN插入层、梯度AlGaN缓冲层和超晶格缓冲层等方法，来解决热膨胀系数失配和Ga 回熔的问题，但晶格失配所造成的GaN外延层中位错密度高的问题却很难被抑制，而GaN 外延层中的位错密度过高会严重影响功率半导体器件的性能、可靠性和稳定性。因此如何在 Si衬底上制备出高质量的GaN基外延层结构，是当前功率半导体器件领域高度关注的核心问题。

实用新型内容

(一)解决的技术问题

针对现有技术的不足，本实用新型提供了一种Si衬底上GaN基功率半导体器件的外延层结构，解决了Si衬底上GaN基外延层存在的因晶格失配造成的位错密度高的问题，提高GaN 基功率半导体器件外延层的晶体质量，进而提高器件的性能。

(二)技术方案

为实现上述目的，本实用新型提供如下技术方案：一种Si衬底上GaN基功率半导体器件的外延层结构，依次包括Si衬底、图形化结构、AlN缓冲层和GaN基功率器件结构；其中：Si衬底上制备有图形化结构，所述图形化结构为圆柱形、圆锥形、穹顶形、多边棱柱形、多边棱锥形或长条形，GaN基功率器件结构包括沟道层和势垒层，沟道层和势垒层沉积在有 AlN缓冲层的Si衬底上。

进一步地，所述图形化结构的图形宽度为0.1μm～5μm，高度为0.1μm～5μm，间距为0.1μm～5μm。

优选地，所述图形化结构的图形宽度为3μm，高度为1.5μm，间距为0.5μm。

进一步地，所述AlN缓冲层的厚度为10～50nm。

进一步地，所述沟道层组份为In_xAl_yGa_1-x-yN(0.2≥x≥0，0.5≥y≥0),厚度为0.2um～20um。

进一步地：所述势垒层组份为Al_zGa_1-zN(1≥z>0),厚度为5nm～200nm,且所述势垒层中铝组份z大于沟道层中铝组份y。

优选地，所述沟道层厚度为3μm，所述势垒层厚度为20nm，所述沟道层材料组份为GaN，所述势垒层材料组份为Al_0.25Ga_0.75N。

其中：所述图形化结构的材料选用硅(Si)、二氧化硅(SiO₂)、氮氧化硅 (SiON)、二氧化钛(TiO₂)、氮化硅(Si₃N₄)、氧化锆(ZrO₂)和氧化镁(MgO)中一种或任意组合。

(三)有益效果

与现有技术相比，本实用新型提供了一种Si衬底上GaN基功率半导体器件的外延层结构，具备以下有益效果：在有图形化结构的Si衬底上沉积AlN缓冲层，可以避免Ga回熔的问题，利于后续的GaN基外延生长；另外在生长GaN基功率器件结构时，GaN基外延的生长速率在Si衬底表面的AlN缓冲层和图形化结构表面的AlN缓冲层有所不同，最终GaN基外延在图形化结构上形成横向外延生长并合拢，进而提高GaN基功率器件结构的晶体质量，同时减少GaN基功率器件结构与Si衬底的接触面积，有利于GaN基功率器件结构中应力的释放，减少GaN基外延层表面的龟裂。

附图说明

图1为本实用新型的结构示意图。

附图标记：Si衬底101、图形化结构102、AlN缓冲层103、GaN基功率器件结构 104。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

实施例1、如图1所示，一种Si衬底上GaN基功率半导体器件的外延层结构，依次包括Si衬底101、图形化结构102、AlN缓冲层103和GaN基功率器件结构104；其中：Si 衬底101上制备有图形化结构102，所述图形化结构102为圆柱形、圆锥形、穹顶形、多边棱柱形、多边棱锥形或长条形，GaN基功率器件结构104包括沟道层1041和势垒层1042，沟道层1041和势垒层1042沉积在有AlN缓冲层103的Si衬底101上。

其中：所述图形化结构102的图形宽度为0.1μm～5μm，高度为0.1μm～5μm，间距为0.1μm～5μm。

本实施例中，所述图形化结构102的图形宽度为3μm，高度为1.5μm，间距为0.5 μm。

其中：所述AlN缓冲层103的厚度为10～50nm。

其中：所述沟道层1041组份为In_xAl_yGa_1-x-yN(0.2≥x≥0，0.5≥y≥0)，厚度为0.2um～20um。

其中：所述势垒层1042组份为Al_zGa_1-zN(1≥z>0),厚度为5nm～200nm,且所述势垒层 1042中铝组份z大于沟道层1041中铝组份y。

本实施例中，所述沟道层1041厚度为3μm，所述势垒层1042厚度为20nm，所述沟道层1041材料组份为GaN，所述势垒层1042材料组份为Al_0.25Ga_0.75N。

其中：所述图形化结构102的材料选用硅(Si)、二氧化硅(SiO₂)、氮氧化硅(SiON)、二氧化钛(TiO₂)、氮化硅(Si₃N₄)、氧化锆(ZrO₂)和氧化镁(MgO)中一种或任意组合。

本实用新型通过在Si衬底101上形成图形化结构102，并在有图形化结构102的Si衬底101上沉积AlN缓冲层103，可以避免Ga回熔的问题，利于后续的GaN基外延生长；另外在生长GaN基功率器件结构104时，GaN基外延的生长速率在Si衬底101表面的AlN 缓冲层103和在图形化结构102表面的AlN缓冲层103有所不同，最终GaN基外延在图形化结构102上形成横向外延生长并合拢，进而提高GaN基功率器件结构104的晶体质量，同时减少GaN基功率器件结构104与Si衬底101的接触面积，有利于GaN基功率器件结构 104中应力的释放，减少GaN基外延层表面的龟裂。

需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

尽管已经示出和描述了本实用新型的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本实用新型的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本实用新型的范围由所附权利要求及其等同物限定。

Claims (8)

1.一种Si衬底上GaN基功率半导体器件的外延层结构，依次包括Si衬底(101)、图形化结构(102)、AlN缓冲层(103)和GaN基功率器件结构(104)；其特征在于：Si衬底(101)上制备有图形化结构(102)，所述图形化结构(102)为圆柱形、圆锥形、穹顶形、多边棱柱形、多边棱锥形或长条形，GaN基功率器件结构(104)包括沟道层(1041)和势垒层(1042)，沟道层(1041)和势垒层(1042)在有AlN缓冲层(103)的Si衬底(101)上制备。

2.根据权利要求1所述的一种Si衬底上GaN基功率半导体器件的外延层结构，其特征在于：所述图形化结构(102)的图形宽度为0.1μm～5μm，高度为0.1μm～5μm，间距为0.1μm～5μm。

3.根据权利要求2所述的一种Si衬底上GaN基功率半导体器件的外延层结构，其特征在于：所述图形化结构(102)的图形宽度为3μm，高度为1.5μm，间距为0.5μm。

4.根据权利要求1所述的一种Si衬底上GaN基功率半导体器件的外延层

结构，其特征在于：所述AlN缓冲层(103)的厚度为10～50nm。

5.根据权利要求1所述的一种Si衬底上GaN基功率半导体器件的外延层结构，其特征在于：所述沟道层(1041)厚度为0.2um～20um。

6.根据权利要求5所述的一种Si衬底上GaN基功率半导体器件的外延层结构，其特征在于：所述势垒层(1042)厚度为5nm～200nm。

7.根据权利要求5或6所述的一种Si衬底上GaN基功率半导体器件的外延层结构，其特征在于：所述沟道层(1041)厚度为3μm，所述势垒层(1042)厚度为20nm。

8.根据权利要求1所述的一种Si衬底上GaN基功率半导体器件的外延层结构，其特征在于：所述图形化结构(102)的材料选用硅(Si)、二氧化硅(SiO₂)、氮氧化硅(SiON)、二氧化钛(TiO₂)、氮化硅(Si₃N₄)、氧化锆(ZrO₂)和氧化镁(MgO)中一种或任意组合。