CN209266388U - 一种铜夹堆叠芯片结构 - Google Patents

一种铜夹堆叠芯片结构 Download PDF

Info

Publication number
CN209266388U
CN209266388U CN201822074524.1U CN201822074524U CN209266388U CN 209266388 U CN209266388 U CN 209266388U CN 201822074524 U CN201822074524 U CN 201822074524U CN 209266388 U CN209266388 U CN 209266388U
Authority
CN
China
Prior art keywords
chip
folder
copper
bronze medal
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201822074524.1U
Other languages
English (en)
Inventor
杨建伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangdong Style Science And Technology Ltd
Original Assignee
Guangdong Style Science And Technology Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangdong Style Science And Technology Ltd filed Critical Guangdong Style Science And Technology Ltd
Priority to CN201822074524.1U priority Critical patent/CN209266388U/zh
Application granted granted Critical
Publication of CN209266388U publication Critical patent/CN209266388U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H01L2224/4101—Structure
    • H01L2224/4103—Connectors having different sizes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements

Landscapes

  • Pressure Welding/Diffusion-Bonding (AREA)

Abstract

本实用新型涉及一种铜夹堆叠芯片结构，所述铜夹堆叠芯片结构包括引线框、第一芯片、第二芯片、第一铜夹、第二铜夹和塑封料，第一芯片通过第一焊接材料固定在引线框上，第一铜夹通过第一焊接材料固定在引线框和/或第一芯片上，第二芯片通过第二焊接材料固定在第一铜夹上，所述第二筒夹通过第二焊接材料固定在第二芯片上，所述第一焊接材料的焊接熔化温度大于第二焊接材料的焊接熔化温度。本实用新型将铜夹连接方式运用在堆叠芯片中，通过堆叠的铜夹连接堆叠的不同芯片，实现堆叠芯片和引线框的连接，满足大功率、高电流的要求，同时又具有低功耗，高散热优点；另外，减少了封装产品的尺寸，提升了产品产量和良率。

Description

一种铜夹堆叠芯片结构
技术领域
本实用新型涉及芯片封装技术领域，尤其涉及一种铜夹堆叠芯片结构。
背景技术
现有技术中的封装芯片产品基本都是通过各种金属线来连接芯片和引线框，这种金属线焊接方式具有低电流、散热差的缺点，很难满足大功率、高电流的要求，对于一些复杂的芯片堆叠产品，目前的金属线连接方式更是无法满足这些要求，有待改进。
实用新型内容
本实用新型的目的在于提供一种铜夹堆叠芯片结构，弥补了传统金属线连接的低电流，散热差的缺点，可广泛用于大功率、高电流、低功耗、高散热要求的芯片封装产品。
本实用新型是这样实现的：一种铜夹堆叠芯片结构，包括引线框、第一芯片、第二芯片、第一铜夹、第二铜夹和塑封料，第一芯片通过第一焊接材料固定在引线框上，第一铜夹通过第一焊接材料固定在引线框和/或第一芯片上，第二芯片通过第二焊接材料固定在第一铜夹上，所述第二筒夹通过第二焊接材料固定在第二芯片上，所述第一焊接材料的焊接熔化温度大于第二焊接材料的焊接熔化温度。
其中，所述第一焊接材料的焊接熔化温度为350±30℃，所述第二焊接材料的焊接熔化温度为260±30℃。
其中，所述第一芯片和第二芯片为MOSFET芯片，所述第一芯片的源极和栅极与引线框连接，所述第一铜夹使第一芯片的漏极和第二芯片的漏极与引线框连接；所述第二铜夹包括铜夹b1和铜夹b2，所述铜夹b1使第二芯片的源极与引线框连接，所述铜夹b2使第二芯片的栅极与引线框连接。
其中，所述第一铜夹上设有镂空结构。
其中，所述铜夹堆叠芯片还包括第三芯片，所述第三芯片通过装片膜固定在第一铜夹上，并通过金属线与引线框的引脚连接。
本实用新型的有益效果为：本实用新型将铜夹连接方式运用在堆叠芯片中，用堆叠的铜夹连接替代传统的金属线焊接，不需要金属线焊接，通过堆叠的铜夹连接堆叠的不同芯片，实现堆叠芯片和引线框的连接，使这种多芯片堆叠的产品满足大功率、高电流的要求，同时又具有低功耗，高散热优点；另外，采用堆叠式结构，减少了封装产品的尺寸，相对于传统的金属线焊接产品，尤其是功率产品，极大地减少了产品的厚度和降低了产品的焊接难度，提升了产品产量和良率，同时大大提升了产品的质量和可靠性。所述铜夹堆叠芯片结构采用了新的封装工艺来实现铜夹堆叠组装,具体采用了两次高温回流焊，且焊接温度是递减的，可以有效避免第一次焊接的结构再次熔化，使产品的组装可行，同时提升产品的可靠性。
附图说明
图1是本实用新型所述铜夹堆叠芯片结构实施例的俯视图；
图2是本实用新型所述铜夹堆叠芯片结构实施例的正剖示图；
图3是本实用新型所述铜夹堆叠芯片结构实施例的侧剖示图；
图4是本实用新型所述铜夹堆叠芯片结构实施例的立体结构示意图；
图5是本实用新型所述铜夹堆叠芯片结构的封装方法的流程图。
其中，1、引线框；2、第一芯片；3、第二芯片；4、第一铜夹；41、镂空结构；5、第二铜夹；51、铜夹b1；52、铜夹b2；6、塑封料；7、第一焊接材料；8、第二焊接材料；9、第三芯片；10、装片膜；11、金属线。
具体实施方式
为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。
作为本实用新型所述铜夹堆叠芯片结构的实施例，如图1至图5所示，包括引线框1、第一芯片2、第二芯片3、第一铜夹4、第二铜夹5和塑封料6，第一芯片2通过第一焊接材料7固定在引线框1上，第一铜夹4通过第一焊接材料7固定在引线框1和/或第一芯片2上，第二芯片3通过第二焊接材料8固定在第一铜夹4上，所述第二筒夹5通过第二焊接材料8固定在第二芯片3上，所述第一焊接材料7的焊接熔化温度大于第二焊接材料8的焊接熔化温度。
在本实施例中，所述第一焊接材料7的焊接熔化温度为350±30℃，所述第二焊接材料8的焊接熔化温度为260±30℃。
在本实施例中，所述第一铜夹4上设有镂空结构,主要用于解决第一焊接材料7在熔化过程中出现的空洞问题。
本实施例所述铜夹堆叠芯片结构的封装方法，包括步骤：
（1）在引线框上相关区域涂覆第一焊接材料，将第一芯片放置在该第一焊接材料上；
（2）在第一芯片表面相应位置点第一焊接材料，将第一铜夹放置在该第一焊接材料上；
（3）在温度T1下进行第一高温回流焊，使引线框、第一芯片和第一铜夹焊接在一起；
（4）在第一铜夹相关区域涂覆第二焊接材料，将第二芯片放置在该第二焊接材料上；
（5）在第二芯片表面和/或引线框上相应位置点第二焊接材料，将第二铜夹放置在该第二焊接材料上；
（6）在温度T2下进行第二次高温回流焊，使引线框、第一芯片、第二芯片、第一铜夹和第二铜夹焊接在一起，其中T1>T2；本实施例中，T1=350±30℃，所述T2=260±30℃。
（7）注塑塑封料。
注塑塑封料时优选使用真空模和填充颗粒小、散热性能好的塑封料，以此保证堆叠铜夹结构中的狭小空间充分填充，使产品的散热足够好。后序还会有一些辅助流程，可以按照标准流程完成，比如打印，切割等工艺，最后，铜夹堆叠式封装产品既完成。
本实用新型将铜夹连接方式运用在堆叠芯片中，用堆叠的铜夹连接替代传统的金属线焊接，不需要金属线焊接，通过堆叠的铜夹连接堆叠的不同芯片，实现堆叠芯片和引线框的连接，使这种多芯片堆叠的产品满足大功率、高电流的要求，同时又具有低功耗，高散热优点；另外，采用堆叠式结构，减少了封装产品的尺寸，相对于传统的金属线焊接产品，尤其是功率产品，极大地减少了产品的厚度和降低了产品的焊接难度，提升了产品产量和良率，同时大大提升了产品的质量和可靠性。所述铜夹堆叠芯片结构采用了新的封装工艺来实现铜夹堆叠组装,具体采用了两次高温回流焊，且焊接温度是递减的，可以有效避免第一次焊接的结构再次熔化，使产品的组装可行，同时提升产品的可靠性。解决了现有技术只能单一铜夹封装,无法堆叠组装的缺点,使铜夹堆叠得以实现。
在本实施例中，所述第一芯片2和第二芯片3为MOSFET芯片，属于功率芯片，所述第一芯片2的源极和栅极与引线框连接，所述第一铜夹4使第一芯片2的漏极和第二芯片3的漏极与引线框1连接；所述第二铜夹5包括铜夹b1（51）和铜夹b2（52），所述铜夹b1使第二芯片3的源极与引线框连接，所述铜夹b2使第二芯片3的栅极与引线框连接。第一铜夹4同时作为第一芯片2和第二芯片3的大电流输出端，其厚度，宽度及立体结构都要特殊设计，第一铜夹4的结构设计要对应第一芯片2的尺寸。第二铜夹5在放置前采用特殊的转换搬运夹具将铜夹b1与铜夹b2切分开，以保持高精度的对位。
在本实施例中，所述铜夹堆叠芯片还包括第三芯片9，第一铜夹4作为支撑装配台，所述第三芯片9通过装片膜10固定在第一铜夹4上，并通过金属线11与引线框1的引脚连接。封装方法相应地变化为：在步骤（6）和（7）之间， 还包括步骤（6.1），将第三芯片通过装片膜固定在第一铜夹的相关区域，所述装片膜为非导电性膜，且具有较好耐压和抗高电流性；（6.2）在温度T3下进行烘烤固化，T3=150±20℃；（6.3）进行等离子清洗，保证接下来的金属线焊接工艺正常完成；（6.4）用金属线焊接工艺将第三芯片与引线框的引脚连接。烘烤温度进一步降低，比前两次高温回流焊的温度都低，不必担心前面焊接好的焊接材料再次熔化，使产品的组装可行，同时提升产品的可靠性。本实用新型铜夹堆叠芯片结构并不完全拒绝焊接金属线结构，也可以在产品中融合使用，以丰富产品的类型和结构。
第一芯片2和第一铜夹4之间的第一焊接材料7采用点胶工艺覆盖，可避免未焊接的第一芯片2移位。第二芯片3与第一铜夹4、第二铜夹5和引线框1之间的第二焊接材料8，采用点胶工艺来覆盖，第二芯片3与铜夹b2之间的第二焊接材料8要用高精度的点胶设备，精确控制材料的点涂量。
以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型的保护范围之内。

Claims (5)

1.一种铜夹堆叠芯片结构，其特征在于，包括引线框、第一芯片、第二芯片、第一铜夹、第二铜夹和塑封料，第一芯片通过第一焊接材料固定在引线框上，第一铜夹通过第一焊接材料固定在引线框和/或第一芯片上，第二芯片通过第二焊接材料固定在第一铜夹上，所述第二铜夹通过第二焊接材料固定在第二芯片上，所述第一焊接材料的焊接熔化温度大于第二焊接材料的焊接熔化温度。
2.根据权利要求1所述的铜夹堆叠芯片结构，其特征在于，所述第一焊接材料的焊接熔化温度为350±30℃，所述第二焊接材料的焊接熔化温度为260±30℃。
3.根据权利要求1所述的铜夹堆叠芯片结构，其特征在于，所述第一芯片和第二芯片为MOSFET芯片，所述第一芯片的源极和栅极与引线框连接，所述第一铜夹使第一芯片的漏极和第二芯片的漏极与引线框连接；所述第二铜夹包括铜夹b1和铜夹b2，所述铜夹b1使第二芯片的源极与引线框连接，所述铜夹b2使第二芯片的栅极与引线框连接。
4.根据权利要求1所述的铜夹堆叠芯片结构，其特征在于，所述第一铜夹上设有镂空结构。
5.根据权利要求1所述的铜夹堆叠芯片结构，其特征在于，所述铜夹堆叠芯片还包括第三芯片，所述第三芯片通过装片膜固定在第一铜夹上，并通过金属线与引线框的引脚连接。
CN201822074524.1U 2018-12-11 2018-12-11 一种铜夹堆叠芯片结构 Active CN209266388U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201822074524.1U CN209266388U (zh) 2018-12-11 2018-12-11 一种铜夹堆叠芯片结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201822074524.1U CN209266388U (zh) 2018-12-11 2018-12-11 一种铜夹堆叠芯片结构

Publications (1)

Publication Number Publication Date
CN209266388U true CN209266388U (zh) 2019-08-16

Family

ID=67562944

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201822074524.1U Active CN209266388U (zh) 2018-12-11 2018-12-11 一种铜夹堆叠芯片结构

Country Status (1)

Country Link
CN (1) CN209266388U (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109494205A (zh) * 2018-12-11 2019-03-19 广东气派科技有限公司 一种铜夹堆叠芯片结构及其封装方法
CN117936531A (zh) * 2024-03-04 2024-04-26 深圳市沃芯半导体技术有限公司 磁集成电源模块封装系统、封装方法、设备及介质

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109494205A (zh) * 2018-12-11 2019-03-19 广东气派科技有限公司 一种铜夹堆叠芯片结构及其封装方法
CN117936531A (zh) * 2024-03-04 2024-04-26 深圳市沃芯半导体技术有限公司 磁集成电源模块封装系统、封装方法、设备及介质
CN117936531B (zh) * 2024-03-04 2024-05-28 深圳市沃芯半导体技术有限公司 磁集成电源模块封装系统的封装方法、设备及介质

Similar Documents

Publication Publication Date Title
CN109494205A (zh) 一种铜夹堆叠芯片结构及其封装方法
CN209266388U (zh) 一种铜夹堆叠芯片结构
CN106298722A (zh) 一种大电流功率半导体器件的封装结构及制造方法
CN218730911U (zh) 一种内绝缘的双面散热封装结构
CN103021992A (zh) 引线框架、半导体制造装置以及半导体装置
CN106298713A (zh) 一种垂直连接的功率模块及其堆叠连接的引脚
CN205428913U (zh) 一种功率半导体模块
CN106783762A (zh) 一种双芯片垂直并联方式的二极体封装结构和制造方法
CN204118038U (zh) 大功率晶体管粘片机
CN202111076U (zh) 一种高导热半导体封装器件
CN206558497U (zh) 一种采用to型封装的半导体器件引线框架
CN104900612B (zh) 一种具有凹陷型散热片底座的封装体堆叠散热结构及其制作方法
CN206505909U (zh) 一种双芯片垂直并联方式的二极体封装结构
CN106449517B (zh) 一种堆叠式单基岛sip封装工艺
CN204792892U (zh) 一种倒扣式小尺寸大功率led封装结构
CN208127189U (zh) 一种负极对接双向整流二极管
CN209626196U (zh) 一种igbt陶瓷管壳应力自适应调节结构
CN209675287U (zh) 一种dbc板封装结构
CN207977311U (zh) 高可靠性igbt模块的封装结构
CN206806330U (zh) 一种应用于sot23半导体封装的集成电路
CN206907766U (zh) 一种高功效双晶片三极管
CN106057935A (zh) 一种应力改善型的轴向旁路光伏二极管
CN104966774A (zh) 一种倒扣式小尺寸大功率led封装结构
CN205944109U (zh) 一种应力改善型的轴向旁路光伏二极管
CN205069621U (zh) 一种超薄高效abf整流桥

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant