CN206907766U - 一种高功效双晶片三极管 - Google Patents

一种高功效双晶片三极管 Download PDF

Info

Publication number
CN206907766U
CN206907766U CN201720843537.3U CN201720843537U CN206907766U CN 206907766 U CN206907766 U CN 206907766U CN 201720843537 U CN201720843537 U CN 201720843537U CN 206907766 U CN206907766 U CN 206907766U
Authority
CN
China
Prior art keywords
lead foot
chip
triode
high effect
concave channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201720843537.3U
Other languages
English (en)
Inventor
周明银
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dongguan Lingxun Electronics Co Ltd
Original Assignee
Dongguan Lingxun Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dongguan Lingxun Electronics Co Ltd filed Critical Dongguan Lingxun Electronics Co Ltd
Priority to CN201720843537.3U priority Critical patent/CN206907766U/zh
Application granted granted Critical
Publication of CN206907766U publication Critical patent/CN206907766U/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Details Of Resistors (AREA)

Abstract

本实用新型涉及半导体电子元器件技术领域，尤其是指一种高功效双晶片三极管,三极管在封装时一般需要使用键合线将晶片及导脚焊台进行焊接导通，当使用单线焊接时，所使用的键合线较粗，而需要焊接的时间较长，焊点温度也较高，会产生较大的热量，会对晶片造成损伤，增加不良率，单根键合线也容易造成工作效率低下，提供一种高功效双晶片三极管，通过在导脚和晶片之间焊接更多的键合铜线，多线焊接牢固性更好，且能有效降低焊接温度，减小对晶片的损伤，设置输入导脚焊接键合线数量多于输出导脚，向上一级所要的能量小，提升负载能力。

Description

一种高功效双晶片三极管
技术领域
本实用新型涉及半导体电子元器件技术领域，尤其是指一种高功效双晶片三极管。
背景技术
三极管是常用的电子元件，可以将电流和信号放大，可以应用于信号放大器和电子开关等多种领域，三极管在封装时一般需要使用键合线将晶片及导脚焊台进行焊接导通，当使用单线焊接时，所使用的键合线较粗，而需要焊接的时间较长，焊点温度也较高，会产生较大的热量，会对晶片造成损伤，增加不良率，单根键合线也容易造成工作效率低下，当遇到环境恶劣的时候，震动和其他不确定因素会导致封装体内部的焊点出现松动或脱离，单焊点还使得引线与芯片的接触面积较小，导致引线和芯片接触处的导通电阻较大，导致该接触处产生的热量较多，晶片运行产生的热量聚集在一点不易散发，造成稳定性差，还容易造成虚焊。键合线一般使用的金线或银丝使得封装成本过高，耐热性较差，还易造成踏丝和拖尾现象，严重影响了键合的质量。如何提高三级管内部的散热并提升其工作效率及稳定性是目前亟需解决的问题。
发明内容
本实用新型要解决的技术问题是提供一种高功效双晶片三极管，通过在导脚和晶片之间焊接更多的键合铜线，可以实现直径更细的多键合铜丝焊接，牢固性更好，且能有效降低焊接温度，分散散热，减小对晶片的损伤，提高了三极管成品的良品率，设置输入导脚焊接键合线数量多于输出导脚，向上一级所要的能量小，提升负载能力。
为了解决上述技术问题，本实用新型采用如下技术方案：一种高功效双晶片三极管，包括塑封部、散热基体、贴片区、第一晶片、第二晶片、键合线、固定通孔、中间导脚、与第一晶片和第二晶片相对应的输入导脚和输出导脚，其特征在于：所述塑封部两侧设有凹槽，所述凹槽底部为散热基体，所述贴片区背面设有点阵凹孔,所述第一晶片、第二晶片通过键合线分别焊接于输入导脚和输出导脚，该输入导脚和输出导脚焊接键合线数量均为两根以上，且所述输入导脚焊接键合线数量多于输出导脚，所述散热基体下侧面与输入导脚上侧面之间的间隔距离为0.95-1.35mm。
优选的是，所述散热基体为铜材质。
优选的是，所述键合线为铜线。
优选的是，所述塑封部底端设置有第一内凹通道和第二内凹通道，所述第一内凹通道设置于中间导脚与输入导脚之间，所述第二内凹通道设置于中间导脚与输出导脚之间，所述第一内凹通道与第二内凹通道均为倒梯形或矩形。
优选的是，所述第一内凹通道与所述第二内凹通道对称设置于中间导脚两侧。
本实用新型的有益效果在于：在塑封部两侧开凹槽，让散热基体更多的暴露出来通风散热，提高散热效率，通过增加多引线多点焊接，能有效降低焊接温度，减小对晶片的损伤，提高了三极管成品的良品率，，使用寿命更长，输入导脚焊接键合线数量多于输出导脚，双晶片的多引线焊接，多点焊接，分散散热，牢固性稳定性更高，输出电阻越小越好，能增强其带负载能力，降低损耗，输入电阻越大越好，向上一级索要的能量小，对上级影响也小，散热基体和键合线利用铜优异的导电率和散热好的特性，实现其高功效性能，通过凹孔，注塑时塑封部和散热基体贴合度更牢固，抗震好，在导脚之间设置内凹通道，增加导脚之间的爬电距离，提升了耐高压能力。
附图说明
图1为本实用新型一种高功效双晶片三极管内部立体结构示意图。
图2为本实用新型一种高功效双晶片三极管内部另一立体结构示意图。
图3为本实用新型一种高功效双晶片三极管立体结构示意图。
具体实施方式
为了便于本领域技术人员的理解，下面结合实施例对本实用新型作进一步的说明，实施方式提及的内容并非对本实用新型的限定。
如图1-3所示，一种高功效双晶片三极管，包括塑封部1、散热基体2、贴片区3、第一晶片4、第二晶片5、键合线6、固定通孔7、中间导脚8、与第一晶片4和第二晶片5相对应的输入导脚9和输出导脚10，所述塑封部1两侧设有凹槽11，所述凹槽11底部为散热基体2，所述贴片区3背面设有点阵凹孔12,所述第一晶片4、第二晶片5通过键合线6分别焊接于输入导脚9和输出导脚10，该输入导脚9和输出导脚10焊接键合线6数量均为两根以上，，通过增加多引线多点焊接，使用寿命更长，输入导脚9焊接键合线6数量多于输出导脚10，双晶片的多引线焊接，多点焊接，牢固性稳定性更高，输出电阻越小越好，能增强其带负载能力，降低损耗，输入电阻越大越好，向上一级索要的能量小，对上级影响也小，实现其高功效性能，在塑封部两侧开凹槽，让散热基体更多的暴露出来通风，提高散热效率，注塑时通过凹孔使塑封部和散热基体贴合度更牢固，抗震好，所述散热基体2下侧面与输入导脚9上侧面之间的间隔距离为1.29mm，整体比例匹配性好，降低加工成本。
本实施例中，散热基体2为铜材质，键合线6同为铜线，铜拥有优异的电学性能，其导电率比金高出近40%比铝高出近2倍，其热学性能也显著优于金和铝，因此能够以更细的焊丝直径达到更好的散热性能，铜的热膨胀系数比铝低，因而其焊点的热应力也较低，大大提高了器件的可靠性。
本实施例中，塑封部1底端设置有第一内凹通道13和第二内凹通道14，所述第一内凹通道13设置于中间导脚8和输入导脚9中间，第二内凹通道14设置于输出导脚10与中间导脚8中间，所述第一内凹通道13与第二内凹通道14均为倒梯形，，对于高压器件，在两个相邻导脚之间容易发生放电，通常是沿着塑封体表面爬行，当导脚根部之间增加了内凹通道后，两个导脚之间的塑封体表面爬电距离就增加了，从而提高了耐高电压能力。
在本实用新型的描述中，需要说明的是，对于方位词，如有术语“中心”，“横向(X)”、“纵向(Y)”、“竖向(Z)”“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示方位和位置关系为基于附图所示的方位或位置关系，仅是为了便于叙述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定方位构造和操作，不能理解为限制本实用新型的具体保护范围。
此外，如有术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或隐含指明技术特征的数量。由此，限定有“第一”、“第二”特征可以明示或者隐含包括一个或者多个该特征，在本实用新型描述中，“数个”的含义是两个或两个以上，除非另有明确具体的限定。
在本实用新型中，除另有明确规定和限定，如有术语“组装”、“相连”、“连接”术语应作广义去理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；也可以是机械连接；可以是直接相连，也可以是通过中间媒介相连，可以是两个元件内部相连通。对于本领域普通技术人员而言，可以根据具体情况理解上述的术语在本实用新型中的具体含义。
以上所述实施例仅表达了本实用新型的若干实施方式，其描述较为具体和详细，但并不能因此而理解为对本实用新型专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本实用新型构思的前提下，还可以做出若干变形和改进，这些都属于本实用新型的保护范围。因此，本实用新型专利的保护范围应以所附权利要求为准。

Claims (5)

1.一种高功效双晶片三极管，包括塑封部（1）、散热基体（2）、贴片区（3）、第一晶片（4）、第二晶片（5）、键合线（6）、固定通孔（7）、中间导脚（8）、与第一晶片（4）和第二晶片（5）相对应的输入导脚（9）和输出导脚（10），其特征在于：所述塑封部（1）两侧设有凹槽（11），所述凹槽（11）底部为散热基体（2），所述贴片区（3）背面设有点阵凹孔（12）,所述第一晶片（4）、第二晶片（5）通过键合线（6）分别焊接于输入导脚（9）和输出导脚（10），该输入导脚（9）和输出导脚（10）焊接键合线（6）数量均为两根以上，且所述输入导脚（9）焊接键合线（6）的数量多于输出导脚（10）焊接键合线（6）的数量，所述散热基体（2）下侧面与输入导脚（9）上侧面之间的间隔距离为0.95-1.35mm。
2.根据权利要求1所述的一种高功效双晶片三极管，其特征在于：所述散热基体（2）为铜材质。
3.根据权利要求1所述的一种高功效双晶片三极管，其特征在于：所述键合线（6）为铜线。
4.根据权利要求1所述的一种高功效双晶片三极管，其特征在于：所述塑封部（1）底端设置有第一内凹通道（13）和第二内凹通道（14），所述第一内凹通道（13）设置于中间导脚（8）与输入导脚（9）之间，所述第二内凹通道（14）设置于中间导脚（8）与输出导脚（10）之间，所述第一内凹通道（13）与第二内凹通道（14）均为倒梯形或矩形。
5.根据权利要求4所述的一种高功效双晶片三极管，其特征在于：所述第一内凹通道（13）与所述第二内凹通道（14）对称设置于中间导脚两侧。
CN201720843537.3U 2017-07-12 2017-07-12 一种高功效双晶片三极管 Expired - Fee Related CN206907766U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201720843537.3U CN206907766U (zh) 2017-07-12 2017-07-12 一种高功效双晶片三极管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201720843537.3U CN206907766U (zh) 2017-07-12 2017-07-12 一种高功效双晶片三极管

Publications (1)

Publication Number Publication Date
CN206907766U true CN206907766U (zh) 2018-01-19

Family

ID=61312532

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201720843537.3U Expired - Fee Related CN206907766U (zh) 2017-07-12 2017-07-12 一种高功效双晶片三极管

Country Status (1)

Country Link
CN (1) CN206907766U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114885495A (zh) * 2022-04-28 2022-08-09 西安微电子技术研究所 一种转接印制板焊接结构及焊接工艺

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114885495A (zh) * 2022-04-28 2022-08-09 西安微电子技术研究所 一种转接印制板焊接结构及焊接工艺
CN114885495B (zh) * 2022-04-28 2023-06-06 西安微电子技术研究所 一种转接印制板焊接结构及焊接工艺

Similar Documents

Publication Publication Date Title
US7274092B2 (en) Semiconductor component and method of assembling the same
CN100521192C (zh) 半导体装置及其制造方法
CN115966542B (zh) 功率模块和具有其的电子设备
CN1674279A (zh) 半导体器件
US20230395476A1 (en) Semiconductor module
CN201773840U (zh) 无邦定线的igbt功率模块
CN206907766U (zh) 一种高功效双晶片三极管
CN112086420A (zh) 一种用于功率器件内部连接的弹性组件
CN208422903U (zh) 一种沟槽型绝缘栅双极型晶体管封装结构
CN110504220A (zh) 功率器件封装方法及功率器件封装结构
CN209675287U (zh) 一种dbc板封装结构
CN213691998U (zh) 一种新型设计的功率半导体模块
CN111681997B (zh) 功率封装模块及电子装置
CN205004327U (zh) 一种62mmIGBT模块
CN211428165U (zh) 一种高散热、高可靠性igbt功率模块结构
CN203536411U (zh) 一种半导体封装结构
CN206806330U (zh) 一种应用于sot23半导体封装的集成电路
CN106449517A (zh) 一种堆叠式单基岛sip封装工艺
CN221327715U (zh) 管腿引线框架结构
CN216902920U (zh) 一种应用于电子烟空气开关的芯片封装结构
US11688698B2 (en) Trench insulated gate bipolar transistor packaging structure and method for manufacturing the trench insulated gate bipolar transistor
CN216818379U (zh) 一种正极导线的焊接用辅助机构
CN208889656U (zh) 一种线性恒流芯片的新型封装结构
CN213988885U (zh) 一种双芯片放大器合封装的结构
CN220138312U (zh) 紧凑型双芯片功率器件

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20180119

Termination date: 20210712

CF01 Termination of patent right due to non-payment of annual fee