CN209198979U - 一种高精度的电流基准电路 - Google Patents
一种高精度的电流基准电路 Download PDFInfo
- Publication number
- CN209198979U CN209198979U CN201821942936.6U CN201821942936U CN209198979U CN 209198979 U CN209198979 U CN 209198979U CN 201821942936 U CN201821942936 U CN 201821942936U CN 209198979 U CN209198979 U CN 209198979U
- Authority
- CN
- China
- Prior art keywords
- grid
- current
- source electrode
- drain electrode
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Abstract
本实用新型提供一种高精度的电流基准电路,包括多个MOS管、多晶硅电阻R1和R0、PNP三极管Q1和Q2等,其中Q2和R0并联,Q1和R1并联,这种三极管与多晶硅电阻并联的形式就是该电路的核心架构,NM2和NM3,NM0和NM1分别构成电流镜,电流镜的偏置电流来自于三极管与多晶硅电阻的叠加电流,最后由PM7和PM8、PM4和PM5分别构成的电流镜输出得到一个正温度系数电流与一个负温度系数的电流,相互叠加后获得一个与温度无关的基准电流Iref。本实用新型相对于一般的电流基准电路结构简单,具有更加良好的温度系数,降低了电路成本以及使用成本。
Description
技术领域
本实用新型涉及集成电路技术领域,具体涉及一种高精度的电流基准电路。
背景技术
由于集成电路行业的不断创新,在数模混合或者模拟集成电路当中,芯片里面的基准源一直是研究的热点,除了使用频率很高的电压基准源以外,电流基准也得到了日益广泛地重视与应用。尤其是在为其他电路模块提供偏置电流,例如运算放大器、振荡器以及高精度A/D转换器等有关模拟电路中,大多数都要用到电流作为基准。想要优化常用电路的性能,对基准电流的要求越来越苛刻,所以创建一个和电源以及生产工艺基本没有关系、并且具备优良的温度特性的电流基准就显得尤为关键,当今的电流基准架构复杂,一般输出都需要放大器来作为缓冲,不但设计起来麻烦,还占用较大的版图面积,所以如何完成结构简单、精度高以及温度特性好的电流基准成为本项目的研究重点。
如图1所示是一个典型的电流基准电路,在传统的集成电路的电流基准的设计过程当中,一般都是借助于前一级的电压基准电路来转化成我们需要的基准电流,从图中能够看出来,Vref为已经产生的带隙基准电压,具备优良的温度特性,输入到运算放大器的正向端,运算放大器起缓冲器的作用,M3和运放形成了负反馈并构成了电压—电流转换电路,由于放大器的作用,使
Vref=V1
所以M1支路的电流为
把基准电压转换成为基准电流,M1和M2构成电流镜,把已经得到的基准电流输出给需要的功能模块。但是虽然利用基准电压能得到电源抑制比较高的基准电流,受工艺、温度影响较低的电流基准。但是由于放大器的存在以及电阻R1的温度的特性影响,因此,我们说该电路存在输入失调的问题,精度不是特别的高,而且放大器的结构设计起来复杂,占用版图的面积大等问题,而且由于实际项目的要求越来越高,高精度、简单化、性能好的电路构造就显得很关键了。所以,在本申请当中就提出了一种可在CMOS工艺下完成的新型电阻补偿电流基准电路。
实用新型内容
有鉴于此,本实用新型要解决的问题是提供一种高精度的电流基准电路。
为解决上述技术问题,本实用新型采用的技术方案是:一种高精度的电流基准电路,包括PM1、PM2、PM3、PM4、PM5、PM6、PM7、PM8、NM0、NM1、NM2、NM3、R1、R0、Q1和Q2,所述PM1、所述PM2、所述PM3、所述PM4、所述PM5、所述PM6、所述PM7和所述PM8均为PMOS管,所述NM0、所述NM1、所述NM2和所述NM3均为NMOS管,所述R1和所述R0均为多晶硅电阻,所述Q1和所述Q2均为PNP型的三极管;
所述PM2的源极接电源VDD,所述PM2的漏极接电流基准的输入端,所述PM2的栅极连接所述PM1的栅极和所述PM3的栅极;所述PM2和所述PM1构成电流镜,所述PM1的源极连接所述PM3的漏极,所述PM1的漏极连接所述Q1的发射极,所述Q1的发射极和基极之间连接有所述R1,所述Q1的集电极接地,所述Q1的基极还连接所述NM2的栅极和所述NM3的栅极,所述NM2和所述NM3构成电流镜,所述NM2的栅极与其漏极互连,所述NM2的源极和所述NM3的源极接地,所述NM3的漏极连接所述PM4的栅极和PM5的栅极,所述PM4与PM5构成电流镜,所述PM4的栅极与其漏极互连,所述PM4的源极和所述PM5的源极均接VDD,所述PM5的漏极连接所述PM8的漏极;
所述PM6的源极接电源VDD,所述PM6的漏极连接所述Q2的发射极,所述Q2的发射极和基极之间连接有所述R0,所述Q2的集电极接地,所述PM6的栅极连接所述NM3漏极和所述PM4的漏极,所述Q2的基极还连接所述NM1的栅极和所述NM0的栅极,所述NM1的源极和所述NMO的源极接地,所述NM1和NM0构成电流镜,所述NM1的栅极与其漏极互连,所述NMO的漏极连接所述PM7和所述M8的栅极,所述PM7和PM8构成电流镜,所述PM7的栅极与其漏极互连,所述PM7的源极接电源VDD,所述PM8的源极接电源VDD,所述PM8的漏极和所述PM5的漏极共同输出基准电流Iref。
优选地,所述PM1和PM2的尺寸比例为3:2。
优选地,所述R0和R1的阻值相同,设置在300K-400K之间。
优选地,所述Q2和Q1的发射极面积的比例为1:1。
优选地,所述PM6和PM4的尺寸比例为2:1。
本实用新型具有的优点和积极效果是:通过利用三极管与多晶硅电阻并联的形式构建电路,NM2、NM3,NM0和NM1分别构成电流镜,电流镜的偏置电流来自于三极管与多晶硅电阻的叠加电流,最后由PM7和PM8、PM4和PM5分别构成的电流镜输出得到一个正温度系数电流与一个负温度系数的电流,相互叠加后获得一个与温度无关的基准电流Iref;本实用新型相对于一般的电流基准电路而言结构简单,具有更加良好的温度系数,降低了电路成本以及使用成本。
附图说明
图1是背景技术所述的一种典型的电流基准电路原理图;
图2是现有技术的一种电流基准电路原理图;
图3是本实用新型的一种高精度的电流基准电路的具体实施方式的电路原理图。
具体实施方式
为了更好的理解本实用新型,下面结合具体实施例和附图对本实用新型进行进一步地描述。
如图1至图3所示,本实用新型提供一种高精度的电流基准电路,包括PM1、PM2、PM3、PM4、PM5、PM6、PM7、PM8、NM0、NM1、NM2、NM3、R1、R0、Q1和Q2,所述PM1、所述PM2、所述PM3、所述PM4、所述PM5、所述PM6、所述PM7和所述PM8均为PMOS管,所述NM0、所述NM1、所述NM2和所述NM3均为NMOS管,所述R1和所述R0均为多晶硅电阻,所述Q1和所述Q2均为PNP型的三极管;
所述PM2的源极接电源VDD,所述PM2的漏极接电流基准的输入端,所述PM2的栅极连接所述PM1的栅极和所述PM3的栅极;所述PM2和所述PM1构成电流镜,所述PM1的源极连接所述PM3的漏极,所述PM1的漏极连接所述Q1的发射极,所述Q1的发射极和基极之间连接有所述R1,所述Q1的集电极接地,所述Q1的基极还连接所述NM2的栅极和所述NM3的栅极,所述NM2和所述NM3构成电流镜,所述NM2的栅极与其漏极互连,所述NM2的源极和所述NM3的源极接地,所述NM3的漏极连接所述PM4的栅极和PM5的栅极,所述PM4与PM5构成电流镜,所述PM4的栅极与其漏极互连,所述PM4的源极和所述PM5的源极均接VDD,所述PM5的漏极连接所述PM8的漏极;
所述PM6的源极接电源VDD,所述PM6的漏极连接所述Q2的发射极,所述Q2的发射极和基极之间连接有所述R0,所述Q2的集电极接地,所述PM6的栅极连接所述NM3漏极和所述PM4的漏极,所述Q2的基极还连接所述NM1的栅极和所述NM0的栅极,所述NM1的源极和所述NMO的源极接地,所述NM1和NM0构成电流镜,所述NM1的栅极与其漏极互连,所述NMO的漏极连接所述PM7和所述M8的栅极,所述PM7和PM8构成电流镜,所述PM7的栅极与其漏极互连,所述PM7的源极接电源VDD,所述PM8的源极接电源VDD,所述PM8的漏极和所述PM5的漏极共同输出基准电流Iref。
进一步地,所述PM1和PM2的尺寸比例为3:2。
进一步地,所述R0和R1的阻值相同,设置在300K-400K之间。
进一步地,所述Q2和Q1的发射极面积的比例为1:1。
进一步地,所述PM6和PM4的尺寸比例为2:1。
图2利用正负温度系数叠加的原理产生基准电流,左半部分产生一个正温度系数的电流I1,经过电流镜MP3复制电流给Q3提供集电极电流,同时Q5为R2提供偏置电流,R2两端的压降为UBE,R2具有正温度系数,所以产生一个负温度系数的电流。两种电流在MN1的漏极完成叠加。最终经过MN2复制输出。
如图3所示是本实用新型提供的一种高精度的电流基准电路,主要元器件包括多个MOS管、多晶硅电阻R1和R0、PNP型的三极管Q1和Q2,其中Q2和R0并联,Q1和R1并联,这种三极管与多晶硅电阻并联的形式就是该电路的核心架构,NM2、NM3,NM0和NM1分别构成电流镜,电流镜的偏置电流来自于三极管与多晶硅电阻的叠加电流,最后由PM7和PM8、PM4和PM5分别构成的电流镜输出得到一个正温度系数电流与一个负温度系数的电流,相互叠加后获得一个与温度无关的基准电流Iref。
Iref=nID5+mID8
想要得到温度偏移很低的基准电流源,具体的实施办法是通过带隙基准提供的高精度的PTAT做为电流基准的输入,设置PM1和PM2管的尺寸比例为3:2,经过PM1和PM2构成的电流镜后得到一个电流变化范围比PTAT大的电流,方便之后的负温度系数抵消,通过电流镜把PTAT镜像到PM1支路,经过三极管Q1和电阻R1组成的并联电路,由于电阻R1是多晶硅电阻且具有负温度系数,Q1的发射极与基级之间的压降为
具有负温度系数,其中R0和Q1支路的电流分别为:
IE≈IC
NM1漏级电流是两个支路电流之和:
它们都是和温度有关的函数,但是由于第一项具有负温度系数,第二项具有正温度系数,设置电阻R1的值在300K-400K之间,就会部分抵消输入的正温度系数的电流,得到一个相比之前变化范围小的正温度系数的电流,经过电流镜NM2、NM3以及PM4的镜像后得到一个变化范围小的ID5,同样的原理,将所得到的变化范围小的电流,通过PM4镜像到PM6支路,为了保证PM6支路所获得的电流经过Q2和R0之后呈现负温度特性,设置PM6和PM4的尺寸比例为2:1,使PM6支路产生变化范围小但是电流值大的电流,是为了二次抵消后得到负温度系数的电流。这样经过Q2和R0的抵消以后就能得到变化范围小的负温度系数的电流,经过NM1、NM0、PM7、PM8镜像以后得到一个负温度系数的电流ID8,最终得到一个高精度的基准电流Iref,所以,在本申请中,为了使核心电路相互匹配,设置Q2和Q1的比例为1;1,R0和R1的值相等,控制范围在300K-400K之间。当温度变化的时候,才能确保得到的正负温度系数电流具有一致性,最终输出一个不随温度和电源电压变化的基准电流。
结合图2和图3来看本实用新型相对于现有技术具有以下四个方面的不同:首先,二者的补偿原理不同,根据图2可以看出现有技术是利用的一次正负温度系数电流叠加来产生基准电流,由正温度系数电流和负温度系数电流直接叠加,而由图3可见本实用新型利用两次正负温度系数电流补偿来产生基准电流,具体来讲第一步利用负温度系数电流缩小正温度系数电流随温度变化的范围,然后镜像输出,第二步利用负温度系数电流对得到的正温度系数电流进行二次补偿得到新的负温度系数的电流,最终镜像输出,对两次输出电流进行求和得到基准电流。
其次本实用新型与现有技术相比,二者负温度系数电流产生原理不同:图2使用NPN三极管和P型离子注入电阻(具有正温度系数)产生负温度系数电流,而图3使用PNP三极管和高值多晶硅电阻(具有负温度系数)产生负温度系数电流。
再有,二者为补偿电路提供偏置的方式不同:图2利用PTAT为Q3提供偏置,利用Q5为R2提供偏置;然而本实用新型由图3可见利用了PTAT为Q1和R1提供偏置,同时为Q2和R0提供偏置。
最后二者的正负温度系数电流叠加原理不同:图2是由Q3的发射极电流与R2产生的负温度系数电流叠加,然而本实用新型由图3可以看出是由Q1的基极电流与R1产生的负温度系数电流叠加。
本实用新型的工作原理和工作过程如下:利用电流求和的原理产生基准电流,PTAT电流由带隙基准提供,经过PM1、PM2、PM3镜像处理后得到的PTAT电流作为Q1的发射极电流以及R1的偏置电流,经过由Q1和R1构成的负温度系数电流发生器后,两者在MN2的漏端进行第一次叠加。把得到补偿后的正温度系数电流镜像偏置,一是用来输出求和,二是用来作为二次补偿的输入电流。在经过Q2和R0构成的负温度系数电流发生器后,补偿后得到负温度系数的电流,镜像输出。最终二者进行电流求和得到基准电流。
以上对本实用新型的实施例进行了详细说明,但所述内容仅为本实用新型的较佳实施例,不能被认为用于限定本实用新型的实施范围。凡依本实用新型范围所作的均等变化与改进等,均应仍归属于本专利涵盖范围之内。
Claims (5)
1.一种高精度的电流基准电路,其特征在于:包括PM1、PM2、PM3、PM4、PM5、PM6、PM7、PM8、NM0、NM1、NM2、NM3、R1、R0、Q1和Q2,所述PM1、所述PM2、所述PM3、所述PM4、所述PM5、所述PM6、所述PM7和所述PM8均为PMOS管,所述NM0、所述NM1、所述NM2和所述NM3均为NMOS管,所述R1和所述R0均为多晶硅电阻,所述Q1和所述Q2均为PNP型的三极管;
所述PM2的源极接电源VDD,所述PM2的漏极接电流基准的输入端,所述PM2的栅极连接所述PM1的栅极和所述PM3的栅极;所述PM2和所述PM1构成电流镜,所述PM1的源极连接所述PM3的漏极,所述PM1的漏极连接所述Q1的发射极,所述Q1的发射极和基极之间连接有所述R1,所述Q1的集电极接地,所述Q1的基极还连接所述NM2的栅极和所述NM3的栅极,所述NM2和所述NM3构成电流镜,所述NM2的栅极与其漏极互连,所述NM2的源极和所述NM3的源极接地,所述NM3的漏极连接所述PM4的栅极和PM5的栅极,所述PM4与PM5构成电流镜,所述PM4的栅极与其漏极互连,所述PM4的源极和所述PM5的源极均接VDD,所述PM5的漏极连接所述PM8的漏极;
所述PM6的源极接电源VDD,所述PM6的漏极连接所述Q2的发射极,所述Q2的发射极和基极之间连接有所述R0,所述Q2的集电极接地,所述PM6的栅极连接所述NM3漏极和所述PM4的漏极,所述Q2的基极还连接所述NM1的栅极和所述NM0的栅极,所述NM1的源极和所述NMO的源极接地,所述NM1和NM0构成电流镜,所述NM1的栅极与其漏极互连,所述NMO的漏极连接所述PM7和所述M8的栅极,所述PM7和PM8构成电流镜,所述PM7的栅极与其漏极互连,所述PM7的源极接电源VDD,所述PM8的源极接电源VDD,所述PM8的漏极和所述PM5的漏极共同输出基准电流Iref。
2.根据权利要求1所述的一种高精度的电流基准电路,其特征在于:所述PM1和PM2的尺寸比例为3:2。
3.根据权利要求1所述的一种高精度的电流基准电路,其特征在于:所述R0和R1的阻值相同,设置在300K-400K之间。
4.根据权利要求1所述的一种高精度的电流基准电路,其特征在于:所述Q2和Q1的发射极面积的比例为1:1。
5.根据权利要求1所述的一种高精度的电流基准电路,其特征在于:所述PM6和PM4的尺寸比例为2:1。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201821942936.6U CN209198979U (zh) | 2018-11-23 | 2018-11-23 | 一种高精度的电流基准电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201821942936.6U CN209198979U (zh) | 2018-11-23 | 2018-11-23 | 一种高精度的电流基准电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN209198979U true CN209198979U (zh) | 2019-08-02 |
Family
ID=67425758
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201821942936.6U Active CN209198979U (zh) | 2018-11-23 | 2018-11-23 | 一种高精度的电流基准电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN209198979U (zh) |
-
2018
- 2018-11-23 CN CN201821942936.6U patent/CN209198979U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106959723B (zh) | 一种宽输入范围高电源抑制比的带隙基准电压源 | |
CN101630176B (zh) | 低电压cmos带隙基准电压源 | |
CN103488227B (zh) | 一种带隙基准电压电路 | |
CN102270008B (zh) | 宽输入带曲率补偿的带隙基准电压源 | |
CN105974996B (zh) | 一种基准电压源 | |
CN104298293B (zh) | 一种带曲率补偿的带隙基准电压源 | |
CN102981546B (zh) | 指数补偿带隙基准电压源 | |
CN103744464A (zh) | 一种具有电流补偿的带隙基准电路 | |
CN104111688B (zh) | 一种具有温度监测功能的BiCMOS无运放带隙电压基准源 | |
CN106055002A (zh) | 低压输出的带隙基准电路 | |
CN109343641A (zh) | 一种高精度的电流基准电路 | |
CN102375468B (zh) | 能带隙参考电路及能带隙参考电流源 | |
CN105955384B (zh) | 一种非带隙基准电压源 | |
CN102279618A (zh) | 一种低成本曲率校正带隙基准电流电压源电路 | |
CN103365331A (zh) | 一种二阶补偿基准电压产生电路 | |
CN107992146A (zh) | 一种无运放带隙基准电路 | |
CN101825912B (zh) | 一种低温度系数高阶温度补偿的带隙基准电压源 | |
CN111045470B (zh) | 一种低失调电压高电源抑制比的带隙基准电路 | |
CN104977963A (zh) | 一种无运放低功耗高电源抑制比的带隙基准电路 | |
CN109491433A (zh) | 一种适用于图像传感器的基准电压源电路结构 | |
CN103246311B (zh) | 带有高阶曲率补偿的无电阻带隙基准电压源 | |
CN106940580B (zh) | 一种低功耗带隙基准源及电源装置 | |
CN104977968B (zh) | 一种高阶温度补偿的带隙基准电路 | |
CN101414197B (zh) | 宽输入cmos带隙基准电路结构 | |
CN102809979B (zh) | 一种三阶补偿带隙基准电压源 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |