CN209104149U - 一种集成电路封装结构 - Google Patents
一种集成电路封装结构 Download PDFInfo
- Publication number
- CN209104149U CN209104149U CN201820491360.XU CN201820491360U CN209104149U CN 209104149 U CN209104149 U CN 209104149U CN 201820491360 U CN201820491360 U CN 201820491360U CN 209104149 U CN209104149 U CN 209104149U
- Authority
- CN
- China
- Prior art keywords
- groove
- cap
- chip
- integrated circuit
- circuit package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
本实用新型公开了一种集成电路封装结构，包括封装盒、封装盖、密封垫，所述封装盒上设置有所述封装盖，所述封装盖上设置有第一铭牌，所述第一铭牌一侧设置有第二铭牌，所述封装盖下设置有限位柱，所述封装盖圆周上设置有密封胶，所述封装盒上设置有封装槽，所述封装槽内设置有第一凹槽，所述第一凹槽内设置有第一芯片，所述第一芯片上设置有引脚线，所述第一凹槽上设置有所述密封垫，所述密封垫上设置有引脚孔。有益效果在于：本实用新型利用密封盒与密封盖粘贴密封，避免了热熔注塑产生的高温加速引脚线的氧化，保证了集成电路封装后电信号传递的稳定，同时能够实现多个芯片封装，提高了集成电路封装结构的抗氧化效果。
Description
技术领域
本实用新型涉及集成电路领域，具体涉及一种集成电路封装结构。
背景技术
集成电路封装是伴随集成电路的发展而前进的。随着宇航、航空、机械、轻工、化工等各个行业的不断发展，整机也向着多功能、小型化方向变化。这样，就要求集成电路的集成度越来越高，功能越来越复杂。相应地要求集成电路封装密度越来越大，引线数越来越多，而体积越来越小，重量越来越轻，更新换代越来越快，封装结构的合理性和科学性将直接影响集成电路的质量。对比申请号为201720951424.5的中国专利，公开了一种集成电路封装结构，包括：芯片和引线框单元，以及封闭所述芯片和所述引线框单元的塑封体；所述引线框单元包括基岛和露出所述塑封体的四个引线脚，所述四个引线脚包括与所述基岛相连的两个宽引脚以及与所述基岛隔离的两个窄引脚，所述塑封体的相对两侧分别布设一个所述宽引脚和一个所述窄引脚；所述芯片设置在所述基岛上，所述芯片的背面与所述基岛电连接，所述芯片的正面有两个焊盘，所述两个焊盘分别通过焊线与两个所述窄引脚相连。上述专利需要在高温下进行热熔注塑，产生的高温会造成引脚线的氧化，导致封装后电信号传递的不稳定。因此要设计一种新的设备，本实用新型利用密封盒与密封盖粘贴密封，避免了热熔注塑产生的高温加速引脚线的氧化，保证了集成电路封装后电信号传递的稳定，同时能够实现多个芯片封装，提高了集成电路封装结构的抗氧化效果。
实用新型内容
本实用新型的目的就在于为了解决上述问题而提供一种集成电路封装结构。
本实用新型通过以下技术方案来实现上述目的：
一种集成电路封装结构，包括封装盒、封装盖、密封垫，所述封装盒上设置有所述封装盖，所述封装盖上设置有第一铭牌，所述第一铭牌一侧设置有第二铭牌，所述封装盖下设置有限位柱，所述封装盖圆周上设置有密封胶，所述封装盒上设置有封装槽，所述封装槽内设置有第一凹槽，所述第一凹槽内设置有第一芯片，所述第一芯片上设置有引脚线，所述第一凹槽上设置有所述密封垫，所述密封垫上设置有引脚孔，所述第一凹槽一侧设置有第二凹槽，所述第二凹槽内设置有第二芯片，所述第二凹槽一侧设置有限位孔。
上述结构中，将所述第一芯片上的所述引脚线对准所述第一凹槽内的所述引脚孔，并将所述第一芯片插入所述第一凹槽，将所述第二芯片上的所述引脚线对准所述第二凹槽内的所述引脚孔，并将所述第二芯片插入所述第二凹槽，将所述封装盖上的所述限位柱对准所述封装盒上的所述限位孔，将所述封装盖插入所述封装槽并用所述密封胶粘贴在一起，完成集成电路封装，通过所述第一铭牌查看所述第一芯片的参数，通过所述第二铭牌查看所述第二芯片的参数，通过所述引脚线连接传输数据。
为了进一步提高集成电路封装结构的抗氧化效果，所述封装槽的面积大于所述封装盖的面积，所述封装盖和所述封装盒使用所述密封胶粘贴在一起。
为了进一步提高集成电路封装结构的抗氧化效果，所述限位柱和所述限位孔使用过渡配合，所述限位柱和所述限位孔分别设置有2个，所述限位柱铸造在所述封装盖下。
为了进一步提高集成电路封装结构的抗氧化效果，所述第一铭牌和所述第二铭牌铆接在所述封装盖上，所述第一芯片和所述第一凹槽使用间隙配合，所述第二芯片和所述第二凹槽使用间隙配合。
为了进一步提高集成电路封装结构的抗氧化效果，所述引脚线分别焊接在所述第一芯片和所述第二芯片下，所述引脚线穿过所述引脚孔，所述引脚孔与所述引脚线使用过盈配合。
为了进一步提高集成电路封装结构的抗氧化效果，所述密封垫分别粘贴在所述第一凹槽和所述第二凹槽内，所述引脚孔分别穿过所述密封垫和所述封装盒。
为了进一步提高集成电路封装结构的抗氧化效果，所述第一芯片的高度小于所述第一凹槽的深度，所述第二芯片的高度小于所述第二凹槽的深度。
有益效果在于：本实用新型利用密封盒与密封盖粘贴密封，避免了热熔注塑产生的高温加速引脚线的氧化，保证了集成电路封装后电信号传递的稳定，同时能够实现多个芯片封装，提高了集成电路封装结构的抗氧化效果。
附图说明
为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅是本实用新型的一些实施例，对于本领域普通技术员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是本实用新型所述一种集成电路封装结构的外观示意图；
图2是本实用新型所述一种集成电路封装结构的封装盒示意图；
图3是本实用新型所述一种集成电路封装结构的封装盖示意图。
附图标记说明如下：
1、封装盒；2、封装盖；3、密封胶；4、第一铭牌；5、第二铭牌；6、引脚线；7、第一芯片；8、封装槽；9、第一凹槽；10、限位孔；11、第二凹槽；12、第二芯片；13、密封垫；14、引脚孔；15、限位柱。
具体实施方式
下面结合附图对本实用新型作进一步说明：
如图1-图3所示，一种集成电路封装结构，包括封装盒1、封装盖2、密封垫13，封装盒1上设置有封装盖2，封闭封装盒1，封装盖2上设置有第一铭牌4，显示第一芯片7参数，第一铭牌4一侧设置有第二铭牌5，显示第二芯片12参数，封装盖2下设置有限位柱15，固定封装盖2位置，封装盖2圆周上设置有密封胶3，密封粘贴封装盒1和封装盖2，封装盒1上设置有封装槽8，盛放封装盖2，封装槽8内设置有第一凹槽9，固定第一芯片7，第一凹槽9内设置有第一芯片7，封装的一个集成电路，第一芯片7上设置有引脚线6，封装后传输数据，第一凹槽9上设置有密封垫13，增加密封，防止灰尘从引脚孔14进入，密封垫13上设置有引脚孔14，引脚线6的过道，第一凹槽9一侧设置有第二凹槽11，固定第二芯片12，第二凹槽11内设置有第二芯片12，第二凹槽11一侧设置有限位孔10，连接限位柱15。
上述结构中，将第一芯片7上的引脚线6对准第一凹槽9内的引脚孔14，并将第一芯片7插入第一凹槽9，将第二芯片12上的引脚线6对准第二凹槽11内的引脚孔14，并将第二芯片12插入第二凹槽11，将封装盖2上的限位柱15对准封装盒1上的限位孔10，将封装盖2插入封装槽8并用密封胶3粘贴在一起，完成集成电路封装，通过第一铭牌4查看第一芯片7的参数，通过第二铭牌5查看第二芯片12的参数，通过引脚线6连接传输数据。
为了进一步提高集成电路封装结构的抗氧化效果，封装槽8的面积大于封装盖2的面积，保证封装盖2插入封装槽8，封装盖2和封装盒1使用密封胶3粘贴在一起，保证密封，防止灰尘进入，限位柱15和限位孔10使用过渡配合，保证限位柱15插入限位孔10，限位柱15和限位孔10分别设置有2个，增加封装盖2固定可靠性，限位柱15铸造在封装盖2下，结实耐用，第一铭牌4和第二铭牌5铆接在封装盖2上，不容易脱落，第一芯片7和第一凹槽9使用间隙配合，保证第一芯片7插入第一凹槽9，第二芯片12和第二凹槽11使用间隙配合，保证第二芯片12插入第二凹槽11，引脚线6分别焊接在第一芯片7和第二芯片12下，牢固可靠，引脚线6穿过引脚孔14，引脚孔14与引脚线6使用过盈配合，增加密封性，密封垫13分别粘贴在第一凹槽9和第二凹槽11内，稳固可靠，引脚孔14分别穿过密封垫13和封装盒1，保证引脚线6穿过封装盒1，第一芯片7的高度小于第一凹槽9的深度，保证第一芯片7放入第一凹槽9，第二芯片12的高度小于第二凹槽11的深度，保证第二芯片12放入第二凹槽11。
以上显示和描述了本实用新型的基本原理、主要特征和优点。本行业的技术人员应该了解，本实用新型不受上述实施例的限制，上述实施例和说明书中描述的只是说明本实用新型的原理，在不脱离本实用新型精神和范围的前提下，本实用新型还会有各种变化和改进，这些变化和改进都落入要求保护的本实用新型范围内。
Claims (7)
1.一种集成电路封装结构，其特征在于：包括封装盒(1)、封装盖(2)、密封垫(13)，所述封装盒(1)上设置有所述封装盖(2)，所述封装盖(2)上设置有第一铭牌(4)，所述第一铭牌(4)一侧设置有第二铭牌(5)，所述封装盖(2)下设置有限位柱(15)，所述封装盖(2)圆周上设置有密封胶(3)，所述封装盒(1)上设置有封装槽(8)，所述封装槽(8)内设置有第一凹槽(9)，所述第一凹槽(9)内设置有第一芯片(7)，所述第一芯片(7)上设置有引脚线(6)，所述第一凹槽(9)上设置有所述密封垫(13)，所述密封垫(13)上设置有引脚孔(14)，所述第一凹槽(9)一侧设置有第二凹槽(11)，所述第二凹槽(11)内设置有第二芯片(12)，所述第二凹槽(11)一侧设置有限位孔(10)。
2.根据权利要求1所述的一种集成电路封装结构，其特征在于：所述封装槽(8)的面积大于所述封装盖(2)的面积，所述封装盖(2)和所述封装盒(1)使用所述密封胶(3)粘贴在一起。
3.根据权利要求1所述的一种集成电路封装结构，其特征在于：所述限位柱(15)和所述限位孔(10)使用过渡配合，所述限位柱(15)和所述限位孔(10)分别设置有2个，所述限位柱(15)铸造在所述封装盖(2)下。
4.根据权利要求1所述的一种集成电路封装结构，其特征在于：所述第一铭牌(4)和所述第二铭牌(5)铆接在所述封装盖(2)上，所述第一芯片(7)和所述第一凹槽(9)使用间隙配合，所述第二芯片(12)和所述第二凹槽(11)使用间隙配合。
5.根据权利要求1所述的一种集成电路封装结构，其特征在于：所述引脚线(6)分别焊接在所述第一芯片(7)和所述第二芯片(12)下，所述引脚线(6)穿过所述引脚孔(14)，所述引脚孔(14)与所述引脚线(6)使用过盈配合。
6.根据权利要求1所述的一种集成电路封装结构，其特征在于：所述密封垫(13)分别粘贴在所述第一凹槽(9)和所述第二凹槽(11)内，所述引脚孔(14)分别穿过所述密封垫(13)和所述封装盒(1)。
7.根据权利要求1所述的一种集成电路封装结构，其特征在于：所述第一芯片(7)的高度小于所述第一凹槽(9)的深度，所述第二芯片(12)的高度小于所述第二凹槽(11)的深度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201820491360.XU CN209104149U (zh) | 2018-04-09 | 2018-04-09 | 一种集成电路封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201820491360.XU CN209104149U (zh) | 2018-04-09 | 2018-04-09 | 一种集成电路封装结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN209104149U true CN209104149U (zh) | 2019-07-12 |
Family
ID=67148560
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201820491360.XU Expired - Fee Related CN209104149U (zh) | 2018-04-09 | 2018-04-09 | 一种集成电路封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN209104149U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112557710A (zh) * | 2020-12-28 | 2021-03-26 | 武汉光迅科技股份有限公司 | 光器件的测试夹具及其测试装置 |
-
2018
- 2018-04-09 CN CN201820491360.XU patent/CN209104149U/zh not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112557710A (zh) * | 2020-12-28 | 2021-03-26 | 武汉光迅科技股份有限公司 | 光器件的测试夹具及其测试装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109510923A (zh) | 摄像模组及其感光组件 | |
| CN104241220A (zh) | 一种超小尺寸无塑封装 | |
| CN107390331A (zh) | 一种并行光收发模块 | |
| CN107324274A (zh) | 用于sip三维集成的封装载体 | |
| CN103000617A (zh) | 半导体封装件及其制法 | |
| CN209104149U (zh) | 一种集成电路封装结构 | |
| CN103903991A (zh) | 一种光电传感器芯片的封装方法 | |
| CN105632943B (zh) | 芯片的超薄嵌入式封装方法 | |
| CN103887271A (zh) | 一种迷你模塑封装手机卡以及封装方法 | |
| CN209544342U (zh) | 一种应用于can收发器的静电防护阵列芯片封装结构 | |
| CN207181755U (zh) | 一种并行光收发模块 | |
| CN209626212U (zh) | 一种wlp器件 | |
| CN207184659U (zh) | 摄像模组及其感光组件 | |
| CN102709199B (zh) | 包覆基板侧边的模封阵列处理方法 | |
| CN205754241U (zh) | 一种体声波滤波器芯片的封装结构 | |
| CN211507626U (zh) | 一种p系列的微型双通道静电防护芯片封装结构 | |
| CN103337504B (zh) | 影像传感器封装方法 | |
| CN102709266B (zh) | 一种半导体光器件表面贴装封装结构及其封装方法 | |
| CN209929295U (zh) | 一种dfn-6l三基岛封装框架 | |
| CN209000899U (zh) | 一种指纹识别芯片封装结构 | |
| CN203277350U (zh) | 多芯片封装体 | |
| CN209183532U (zh) | 一种微电子器件一体化封装结构 | |
| CN209232767U (zh) | 一种新型半导体封装结构 | |
| CN103594429B (zh) | 半导体封装结构及其散热件 | |
| CN207184658U (zh) | 摄像模组及其感光组件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20190712 Termination date: 20210409 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |