CN208607661U - 数据采集卡 - Google Patents

Abstract

本实用新型涉及数据采集卡，属于电子电路技术领域。所述方法包括：采集芯片、处理芯片以及输出接口；所述处理芯片包括串并转换模块和数据处理模块；所述采集芯片与所述串并转换模块的第一端连接；所述串并转换模块的第二端与所述数据处理模块的第一端连接；所述数据处理模块的第二端与所述输出接口的第一端连接，所述输出接口的第二端与数据接收设备连接。上述技术方案，解决了数据采集卡大多数据转换慢导致数据的采集不具有实时性的问题。能通过采集芯片实现多点采样，并通过串并转换模块和数据处理模块实现数据的高速转换，有效提高数据采集的效率。

Description

数据采集卡

技术领域

本实用新型涉及电子电路技术领域，特别是涉及数据采集卡。

背景技术

在电力电网领域，经常需要将电流、电压模拟量信号转换为数字信号以便进行后续处理。随着电厂、变电站自动化水平的提高，近年来的智能变电站对所有的电流、电压模拟量信号都要求数字化。而数据采集卡的作用主要是负责采集模拟量信号并将模拟量信号转化为数字信号。在实现本实用新型的过程中，发明人发现现有技术中至少存在如下问题：现阶段的数据采集卡大多数据转换速度慢，导致数据的采集不具有实时性。

发明内容

基于此，本实用新型提供了数据采集卡，能实时采集并转换数据。

本实用新型实施例的内容如下：

一种数据采集卡，包括：采集芯片、处理芯片以及输出接口；所述处理芯片包括串并转换模块和数据处理模块；所述采集芯片与所述串并转换模块的第一端连接；所述串并转换模块的第二端与所述数据处理模块的第一端连接；所述数据处理模块的第二端与所述输出接口的第一端连接，所述输出接口的第二端与数据接收设备连接；所述采集芯片用于获取串行数字数据；所述串并转换模块用于接收采集芯片发送的串行数字数据并将所述串行数字数据转换为并行数字数据；所述数据处理模块用于对所述并行数字数据进行处理，得到输出数据；所述输出接口用于将数据处理模块发送的输出数据发送给数据接收设备。

在其中一个实施例中，所述数据采集卡还包括同步信号接口；所述同步信号接口通过比较器连接所述处理芯片；所述同步信号接口用于将同步脉冲发送给处理芯片。

在其中一个实施例中，所述处理芯片还包括时钟同步模块；所述时钟同步模块与所述同步信号接口连接；所述时钟同步模块用于根据所述同步脉冲调整处理芯片的时钟基准。

在其中一个实施例中，所述数据采集卡还包括参数传送接口；所述处理芯片还包括参数配置模块；所述参数传送接口的第一端与所述参数配置模块连接，第二端与参数配置设备连接；所述参数传送接口用于将参数配置设备发送的配置参数发送给所述参数配置模块；所述参数配置模块用于根据所述配置参数调整所述处理芯片。

在其中一个实施例中，所述参数传送接口包括RS232接口；所述RS232接口的第一端通过USB转RS232芯片与所述参数配置模块连接。

在其中一个实施例中，所述处理芯片包括FPGA处理芯片。

在其中一个实施例中，所述FPGA处理芯片还包括：第一数据缓存模块；所述第一数据缓存模块的第一端与采集芯片连接，第二端与串并转换模块的第一端连接；所述第一数据缓存模块用于存储所述采集芯片发送的串行数字数据并为所述串行数字数据添加对应的标识。

在其中一个实施例中，所述FPGA处理芯片还包括：第二数据缓存模块；所述串并转换模块的第二端通过所述第二数据缓存模块与数据处理模块的第一端连接；所述串并转换模块用于根据所述标识将所述串行数字数据转换为并行数字数据；所述第二数据缓存模块用于存储所述并行数字数据。

在其中一个实施例中，所述输出接口包括PCIE接口，所述处理芯片还包括PCIE模块；所述PCIE模块的第一端与所述数据处理模块的第二端连接，所述PCIE模块的第二端与所述PCIE接口连接；所述数据处理模块用于将数据缓存模块发送的并行数字数据转换为AXI-STREAM总线数据格式的输出数据，将所述输出数据发送给所述PCIE模块；所述PCIE模块用于将所述输出数据转换为串行数据并将所述串行数据发送给所述PCIE接口。

在其中一个实施例中，所述PCIE接口为包括至少一个lane通道的镀金接口。

上述数据采集卡，采集芯片与串并转换模块连接，能将采集芯片所采集的串行数字数据通过串并转换模块转换为并行数字数据。串并转换模块与数据处理模块连接，能对并行数字数据进行处理得到输出数据，进而将输出数据输出到数据接收设备。能实现多点采样以及数据的高速转换，有效提高数据采集的效率。

附图说明

图1为一个实施例中数据采集卡的结构框图；

图2为另一个实施例中数据采集卡的结构框图；

图3为再一个实施例中数据采集卡的结构框图。

具体实施方式

为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。

在一个实施例中，提供一种数据采集卡，如图1所示，包括：采集芯片101、处理芯片102以及输出接口103；所述处理芯片102包括串并转换模块和数据处理模块；所述采集芯片与所述处理芯片102中的串并转换模块的第一端连接；所述串并转换模块的第二端与所述处理芯片102中的数据处理模块的第一端连接；所述数据处理模块的第二端与所述输出接口103的第一端连接，所述输出接口103的第二端与数据接收设备连接；所述采集芯片101用于获取串行数字数据；所述串并转换模块用于接收采集芯片发送的串行数字数据并将所述串行数字数据转换为并行数字数据；所述数据处理模块用于对所述并行数字数据进行处理，得到输出数据；所述输出接口103用于将数据处理模块发送的输出数据发送给数据接收设备。

其中，采集芯片指的是可以采集模拟、数字数据的芯片。例如，可以是ADS7809、AD7705、AD9656等高速采集芯片。其中，AD9656是ADI公司(Analog Devices,Inc.)的高速采集芯片，是一款4通道、16位、125MSPS的模数转换器。对于采集芯片的数量，采集芯片可以为多个，也可以是集成有多个采集通道的采集芯片；例如，使用6片AD9656的高速采集芯片连接FPGA处理芯片，按照每片125Mbps的带宽计算，6片AD9656采样芯片的带宽为750Mbps，若输出接口为PCIE接口，则PCIE接口的5Gbps速率足够传送6片AD9656所采集的数据。对于所采集的数据，所采集的数据可以为模拟数据，也可以为数字数据；若采集的是模拟数据，则可以增加一个模数转换器将模拟数据转换为数字数据。采集芯片所采集的多个数据构成串行数字数据，采集芯片将该串行数字数据发送给串并转换模块进行串并转换，能利于后续对数据进行处理的有序进行。

处理芯片指的是可以对采集数据进行处理的芯片。该处理芯片可以是FPGA处理芯片等。其中，FPGA处理芯片是使用xilinx公司的可扩展处理平台Zynq系列的zynq-7020，该处理芯片集成了处理器的软件可编程性与FPGA的硬件可编程性，不仅在单个器件上高度集成了CPU、DSP、ASSP以及混合信号功能，还可实现重要分析与硬件加速。另外，在本实用新型实施例中，处理芯片进行数据处理时采用常用的数据处理方法即可。

输出接口指的是能将输出数据输出至数据接收设备的接口。输出接口可以是PCIE、PCI、IEEE 1394、USB等接口。其中，PCIE(PCI-Express，peripheral componentinterconnect express)是一种高速串行计算机总线标准，由英特尔公司在2001年提出，旨在替代旧的PCI，PCI-X和AGP总线标准。PCI Express 2.0规范规定的单通道带宽达到了5Gb/s，能为多路高速的模拟量实时采集提供保障。

串并转换模块指的是能将串行数据转换为并行数据的模块。可以根据需要采用常用的串并转换器件来实现。

数据处理模块指的是对数据进行处理的模块，对数据所做的处理可以是进行格式转换、压缩等。同样，数据处理模块也可以根据所需的功能采用常用的数据处理器件器件来实现。

数据接收设备指的是能接收数据采集卡所采集的数据的设备，可以是PC等主机，也可以是手机、平板电脑等设备。

本实施例，能通过采集芯片实现多点采样，并通过串并转换模块和数据处理模块实现数据的高速转换，有效提高数据采集的效率，使得数据的采集具有实时性。

在一个实施例中，所述处理芯片包括FPGA处理芯片。

以下实施例以处理芯片为FPGA处理芯片为例进行叙述。

在一个实施例中，如图2所示，除了采集芯片(采集芯片1、采集芯片2、采集芯片3)、PCIE接口(输出接口)以外，数据采集卡还包括同步信号接口；所述同步信号接口通过比较器(图2中未示出)连接所述处理芯片；所述同步信号接口用于将同步脉冲发送给处理芯片。

其中，同步信号接口指的是用于传输同步信号的接口。可以使用例如安华高公司的HFBR2416同步接收光模块作为同步信号接口。HFBR2416高达155Mb的带宽提供了较低的抖动，能保证同步脉冲的稳定性。另外，所传输的同步信号可以将数据采集卡内的各个元件进行信号同步，或者将数据采集卡与外界的相关设备进行同步。

进一步地，同步信号接口可以接收秒脉冲或者IRIG-B码作为时钟源，保证在和外部时钟源同步的情况下采样模拟量。

比较器是将一个模拟电压信号与一个基准电压相比较的电路。可以采用ALD2321APC等高速比较器实现。

本实施例借助同步信号接口将同步脉冲发送给处理芯片，能对处理芯片进行时钟校准，能使得多个采集卡同时采样，保证时基的一致。

图3为FPGA处理芯片内部各个结构与数据采集卡中的其他结构的连接示意图。在一个实施例中，如图3所示，所述处理芯片还包括时钟同步模块；所述时钟同步模块与所述同步信号接口连接；所述时钟同步模块用于根据所述同步脉冲调整处理芯片的时钟基准。

该时钟同步模块还可以在调整时钟基准之前，对同步脉冲进行一些处理。例如：对收到的同步脉冲进行过滤，然后进行均值运算，把时间抖动去除。把时间抖动去除可以提高时钟的校准可靠性。

在本实施例中，处理芯片通过时钟同步模块接收同步脉冲并调整处理芯片的时钟基准，能保证处理芯片内的各个结构处于同一个时钟基准上。这个时钟基准可以触发采集芯片的动作，使得采集芯片按照一定的时钟间隔采样数据，保证采集芯片的同步采集，提高采集芯片所采集数据的可靠性。

在一个实施例中，数据采集卡还包括参数传送接口；处理芯片还包括参数配置模块；所述参数传送接口的第一端与所述参数配置模块连接，第二端与参数配置设备连接；所述参数传送接口用于将参数配置设备发送的配置参数发送给所述参数配置模块；所述参数配置模块用于根据所述配置参数调整所述处理芯片。

其中，参数传送接口指的是能够传送参数的接口，所传送的参数可以是配置参数等。该参数传送接口可以采用常用的接口，例如：RS232接口。

进一步地，如图2所示，参数传送接口为RS232接口；该RS232接口的第一端通过USB转RS232芯片与所述参数配置模块连接。这样就可以使用miniUSB线实现上位机与FPGA处理芯片的连接，而不是用专用的9针RS232线来连接，这就可以使得数据采集卡的体积可以设计得很小。另外，RS232接口使用115200bps的波特率，读取和参数设置都可以快速反应。

参数配置模块指的是能根据配置参数对处理芯片进行参数配置的模块。在实现本实用新型的过程中，采用常规的参数配置器件来实现参数配置模块即可。参数配置模块在根据配置参数调整处理芯片的过程中，可以包括将配置参数转换成规定格式并将配置参数发送给数据处理模块，由数据处理模块完成配置参数的设置。另一方面，参数配置模块还可以将数据处理模块需要上传的数据通过RS232接口输出到参数配置设备或者其他设备中。

参数配置设备指的是提供配置参数的设备，可以将其称之为上位机。在需要进行数据采集时，上位机获取对应的配置参数，将其通过RS232接口发送给FPGA处理芯片中的参数配置模块进行参数配置。

本实施例可以根据数据采集的需要对处理芯片进行对应的配置设置，保证数据采集过程的顺利进行。进而提供了一种高速、高带宽、传输延迟低的数据采集卡。

在一个实施例中，所述FPGA处理芯片还包括：第一数据缓存模块；所述第一数据缓存模块的第一端与采集芯片连接，第二端与串并转换模块的第一端连接；所述第一数据缓存模块用于存储所述采集芯片发送的串行数字数据并为所述串行数字数据添加对应的标识。另外，所述FPGA处理芯片还包括：第二数据缓存模块；所述串并转换模块的第二端通过所述第二数据缓存模块与数据处理模块的第一端连接；所述串并转换模块用于根据所述标识将所述串行数字数据转换为并行数字数据；所述第二数据缓存模块用于存储所述并行数字数据。

其中，第一数据缓存模块和第二缓存模块均可以是FIFO缓存器，第一数据缓存模块和第二数据缓存模块可以认为是FPGA处理芯片中的两级缓存器。因此，第一数据缓存模块可以称为一级FIFO缓存器，第二数据缓存模块可以称为二级FIFO缓存器。

进一步地，一级FIFO缓存器可以通过总线总裁器把所缓存的数据发送至二级FIFO缓存器进行缓存。

另外，为串行数字数据添加的标识可以是采集芯片的编号或者根据预设的规则确定的标识。

本实施例，通过两级数据缓存模块来分别存储采集芯片和串并转换模块输出的数据，能保证数据采集以后的处理过程的有效进行。同时，第一数据缓存模块为串行数字数据添加对应的标识，能便于将串行数字数据转换为并行数字数据的实现，也能提高将输出数据转换为串行数据时的效率。

在一个实施例中，输出接口为PCIE接口，所述处理芯片还包括PCIE模块；所述PCIE模块的第一端与所述数据处理模块的第二端连接，所述PCIE模块的第二端与所述PCIE接口连接；所述数据处理模块用于将数据缓存模块发送的并行数字数据转换为AXI-STREAM总线数据格式的输出数据，将所述输出数据发送给所述PCIE模块；所述PCIE模块用于将所述输出数据转换为串行数据并将所述串行数据发送给所述PCIE接口。

其中，PCIE模块是一个FPGA处理芯片自带的硬核，主要作用是将AXI-STREAM总线数据格式的数据转换成高速串行数据并发送给PCIE接口，以及把接收到的高速串行数据转换成AXI-STREAM总线格式数据并发送至数据处理模块。PCIE模块与数据处理模块可以通过AXIS总线进行连接。

数据处理模块在将输出数据发送给PCIE模块之前还可以包括查询PCIE接口是否繁忙的过程，不繁忙的话则把输出数据发送给PCIE模块，进而发送给PCIE主机(数据接收设备)。FPGA处理芯片可以使用PCIE的DMA主动传输技术，只要PCIE主机设置了存储基址和存储宽度，FPGA处理芯片收到高速采集芯片的数据后，就会主动上传模拟量数据到PCIE主机。

另外，PCIE接口为包括至少一个lane通道的镀金接口。一个lane通道的镀金接口即为x1的金手指，x1的金手指引脚比较少，这能使得数据采集卡的设计方便。

本实施例在经过格式转换得到输出数据之后，PCIE模块将串行数据转换为高速串行数据，并输出给PCIE接口。将数据转换为串行数据，能有效提高数据的输出效率。同时，数据采集卡输入的是串行数字数据，输出也是串行数据，可以实现高速输入和高速输出的目的，能有效提高数据采集过程的效率。

在一个实施例中，为了更好地理解上述方法，以下详细阐述一个本实用新型数据采集卡的应用实例。如图3所示，该数据采集卡，包括：多个采集芯片(图3中示出了3个采集芯片)，同步信号接口，FPGA处理芯片，RS232接口，PCIE接口。

采集芯片连接FPGA处理芯片中的第一数据缓存模块；同步信号接口经过一个高速比较器后接到FPGA处理芯片的时钟同步模块；RS232接口使用USB转RS232芯片连接FPGA处理芯片的参数配置模块；PCIE接口连接FPGA处理芯片中的PCIE模块。

在进行数据采集的过程中，FPGA处理芯片根据同步信号接口的同步脉冲调整本地的时钟基准；然后，RS232接口把上位机的配置参数下发到FPGA处理芯片中，让FPGA处理芯片按照设定的方式运行；接着，采集芯片采样模拟量数据，将模拟量数据变成数字量数据后送到FPGA处理芯片，FPGA处理芯片对数字量数据进行处理后得到输出数据，通过PCIE接口将输出数据上送到PC主机。

其中，FPGA处理芯片包括串并转换模块，第一数据缓存模块，第二数据缓存模块，时钟同步模块，参数配置模块，数据处理模块以及PCIE模块。

在进行数据采集的过程中，各个模块实现功能为：

1)参数配置模块接收上位机的配置参数，将配置参数转换成规定的格式，并发送给给数据处理模块。

2)时钟同步模块将收到的同步脉冲的时间抖动去除，然后输出到数据处理模块；数据处理模块对时钟同步模块输出的脉冲信号进行重新采集，然后按照一定的方式调整本地的时钟基准，这个时钟基准可以用来触发采集芯片的动作，使得其按照一定的时钟间隔采样数据并获取串行数字数据。

3)采集芯片获取到串行数字数据之后，将串行数字数据发送至第一数据缓存模块中进行存储。

4)第一数据缓存模块为串行数字数据添加对应的采集芯片标识。

5)串并转换模块根据该采集芯片标识将串行数字数据转换成并行数字数据，然后存入第二数据缓存模块。

6)第二数据缓存模块将并行数字数据传输到数据处理模块。

7)数据处理模块将从第二数据缓存模块过来的并行数字数据打包成AXI-STREAM总线数据格式的输出数据，然后查询PCIE接口是否繁忙，不繁忙的话把输出数据输出到PCIE模块。

8)PCIE模块将输出数据转换成高速串行数据并通过PCIE接口输出至对应的数据接收设备中。

本实施能通过采集芯片实现多点采样，并通过串并转换模块和数据处理模块实现数据的高速转换，实现高速数据采集，使得数据的采集实时性好、延迟小。

以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本实用新型的几种实施方式，不能理解为对本实用新型专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本实用新型构思的前提下，还可以做出若干变形和改进，这些都属于本实用新型的保护范围。因此，本实用新型专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种数据采集卡，其特征在于，包括：采集芯片、处理芯片以及输出接口；所述处理芯片包括串并转换模块和数据处理模块；

所述采集芯片与所述串并转换模块的第一端连接；所述串并转换模块的第二端与所述数据处理模块的第一端连接；所述数据处理模块的第二端与所述输出接口的第一端连接，所述输出接口的第二端与数据接收设备连接；

所述采集芯片用于获取串行数字数据；所述串并转换模块用于接收采集芯片发送的串行数字数据并将所述串行数字数据转换为并行数字数据；所述数据处理模块用于对所述并行数字数据进行处理，得到输出数据；所述输出接口用于将数据处理模块发送的输出数据发送给数据接收设备。

2.根据权利要求1所述的数据采集卡，其特征在于，所述数据采集卡还包括同步信号接口；所述同步信号接口通过比较器连接所述处理芯片；所述同步信号接口用于将同步脉冲发送给处理芯片。

3.根据权利要求2所述的数据采集卡，其特征在于，所述处理芯片还包括时钟同步模块；所述时钟同步模块与所述同步信号接口连接；所述时钟同步模块用于根据所述同步脉冲调整处理芯片的时钟基准。

4.根据权利要求1所述的数据采集卡，其特征在于，所述数据采集卡还包括参数传送接口；所述处理芯片还包括参数配置模块；所述参数传送接口的第一端与所述参数配置模块连接，第二端与参数配置设备连接；

所述参数传送接口用于将参数配置设备发送的配置参数发送给所述参数配置模块；所述参数配置模块用于根据所述配置参数调整所述处理芯片。

5.根据权利要求4所述的数据采集卡，其特征在于，所述参数传送接口包括RS232接口；所述RS232接口的第一端通过USB转RS232芯片与所述参数配置模块连接。

6.根据权利要求1至5任一项所述的数据采集卡，其特征在于，所述处理芯片包括FPGA处理芯片。

7.根据权利要求6所述的数据采集卡，其特征在于，所述FPGA处理芯片还包括：第一数据缓存模块；所述第一数据缓存模块的第一端与采集芯片连接，第二端与串并转换模块的第一端连接；

所述第一数据缓存模块用于存储所述采集芯片发送的串行数字数据并为所述串行数字数据添加对应的标识。

8.根据权利要求7所述的数据采集卡，其特征在于，所述FPGA处理芯片还包括：第二数据缓存模块；所述串并转换模块的第二端通过所述第二数据缓存模块与数据处理模块的第一端连接；

所述串并转换模块用于根据所述标识将所述串行数字数据转换为并行数字数据；

所述第二数据缓存模块用于存储所述并行数字数据。

9.根据权利要求8所述的数据采集卡，其特征在于，所述输出接口包括PCIE接口，所述处理芯片还包括PCIE模块；所述PCIE模块的第一端与所述数据处理模块的第二端连接，所述PCIE模块的第二端与所述PCIE接口连接；

所述数据处理模块用于将数据缓存模块发送的并行数字数据转换为AXI-STREAM总线数据格式的输出数据，将所述输出数据发送给所述PCIE模块；所述PCIE模块用于将所述输出数据转换为串行数据并将所述串行数据发送给所述PCIE接口。

10.根据权利要求9所述的数据采集卡，其特征在于，所述PCIE接口为包括至少一个lane通道的镀金接口。