CN208127191U - 一种半导体芯片的封装结构 - Google Patents

Abstract

本实用新型公开了一种半导体芯片的封装结构，属于半导体芯片封装技术领域。其硅基本体的上表面设有芯片电极、钝化层和介电层，在所述介电层的表面沉积金属导电层，再在金属导电层上形成金属凸块，金属凸块与金属导电层融为一体，形成金属柱，所述金属柱的高度范围为15~50微米；包封料包封金属柱、介电层的裸露面，并向下延伸并覆盖硅基本体的四个侧壁，形成包封层，所述包封层的上表面露出金属柱的上表面，并在金属柱的上表面设置连接件；所述硅基本体的背面设置背面保护层。本实用新型提供了一种采用非重构方式实现了一种具有保护功能的包覆型晶圆级芯片封装结构。

Description

一种半导体芯片的封装结构

技术领域

本实用新型涉及一种半导体芯片的封装结构，属于半导体芯片封装技术领域。

背景技术

在半导体封装领域，由于半导体产业的快速发展，各种电子元件 (例如，晶体管、二极管、电阻器、电容器等)的集成密度的不断提高，集成芯片越来越小。在采用圆片级封装工艺封装这些电子元件时，硅基晶圆上均设有横向和纵向交错的非功能性区域，叫做切割道，将硅基晶圆区隔为多个芯片单体。切割道的宽度为相邻两颗芯片有效区之间的距离。通常，切割道的宽度为80 微米以上。在晶圆级封装中，在完成凸点后的晶圆在切割后，就形成了单个封装体。在这种封装结构中，有两个方面是产品质量所顾虑的，一方面是传统切割采用刀片沿切割道进行切割，会引入机械应力，从而造成切割后的芯片（或者封装体）的边缘处破裂和崩边，从而影响封装单体的完整性和可靠性。另一方面，应对越来越高的封装可靠性要求，裸露硅结构的晶圆级芯片尺寸封装已经无法满足某些高可靠性应用场景需求，比如汽车电子、智能交通等，为了提升晶圆级封装结构的可靠性，对晶圆级封装结构的芯片进行包覆已经成为国际上技术发展的重要方向。其中重构晶圆方式形成带有保护包封结构的晶圆级芯片尺寸封装是当前的主要技术，但该封装技术由于在工艺中要重构晶圆，其工艺成本增加较多，导致在市场的推展过程中很不顺利。

发明内容

本实用新型的目的在于克服现有技术中存在的不足，提供一种封装可靠性高的半导体芯片的封装结构。

本实用新型的目的是这样实现的：

本实用新型一种半导体芯片的封装结构，其硅基本体的上表面设有按预先设计的方案分布的芯片电极及相应电路布局，覆盖于硅基本体上表面的钝化层于芯片电极上方开设芯片表面钝化层开口露出芯片电极的正面；介电层覆盖钝化层并开设介电层开口，介电层开口的尺寸小于钝化层开口的尺寸，介电层开口再次露出芯片电极的正面。

在所述介电层的表面沉积金属导电层，再在金属导电层上形成金属凸块，金属凸块与金属导电层融为一体，形成金属柱，所述金属柱的高度范围为15~50微米；

包封料包封金属柱、介电层的裸露面，并向下延伸并覆盖硅基本体的四个侧壁，形成包封层，所述包封层的上表面露出金属柱的上表面，并在金属柱的上表面设置连接件；

所述硅基本体的背面设置背面保护层。

可选地，所述连接件为焊球、焊块或焊盘结构。

可选地，所述焊盘结构为Ni/Au层。

可选地，所述焊盘结构为Cu/Sn层。

可选地，所述钝化层的厚度为2微米。

可选地，所述钝化层的厚度为3微米~15微米。

有益效果

本实用新型目的在于采用非重构方式实现了一种具有保护功能的包覆型晶圆级芯片封装结构，解决了芯片最终的包覆问题。在解决现有晶圆级芯片尺寸封装技术不足的同时，最大程度的控制了工艺成本。

附图说明

图1为本实用新型一种半导体芯片的封装结构的剖面示意图；

图中：

芯片电极13

钝化层20

钝化层开口21

介电层30

介电层开口31

金属导电层41

金属凸块43

金属柱40

输入/输出端401

包封层50

连接件60

背面保护膜70。

具体实施方式

下面结合附图对本实用新型的具体实施方式进行详细说明。为了易于说明，可以使用空间相对术语(诸如“在…下方”、“之下”、“下部”、“在…上方”、“上部”等)以描述图中所示一个元件或部件与另一个元件或部件的关系。除图中所示的定向之外，空间相对术语还包括使用或操作中设备的不同定向。装置可以以其他方式定向（旋转90度或处于其他定向），本文所使用的空间相对描述可因此进行类似的解释。

实施例

本实用新型一种半导体芯片的封装结构，如图1所示，其硅基本体10的上表面设有按预先设计的方案分布的芯片电极13及相应电路布局，芯片电极13可以排成阵列，例如，2*2阵列、2*3阵列或3*3阵列。覆盖于硅基本体10上表面的钝化层20于芯片电极13上方开设芯片表面钝化层开口露出芯片电极13的正面；钝化层20的上方设置介电层30，介电层30既可以作为缓冲层结构，缓解来自连接焊球结构的应力，还是作为后面等离子刻蚀工艺的掩膜层，以抵御等离子气体对钝化层20的攻击，因此需要有一个最小厚度选择要求，一般而言，以目前产业的设备工艺能力定义，最小的厚度为2微米，常设介电层30厚度为3微米~15微米。介电层30于芯片电极13的上方开设介电层开口31，介电层开口31的尺寸小于钝化层开口21的尺寸，介电层开口31再次露出芯片电极13的正面。此处介电层30的材质是由聚合物形成的聚合物层，其可以是光敏聚合物之类的有机材料形成，其可以是诸如聚苯并恶唑（PBO）、聚酰亚胺、聚苯环丁烯（BCB）等的聚合物。在介电层30的表面沉积金属导电层41，再在金属导电层41形成金属凸块43，金属凸块43与金属导电层41融为一体，形成金属柱40。金属柱40的高度范围为15~50微米。金属柱40的材质包括但不限于铜、银或其合金材料。

包封料包封金属柱40、介电层30的裸露面，并向下延伸覆盖硅基本体10的四个侧壁，形成包封层50，包封层50从侧面加强对封装体的保护。为保持电绝缘性，包封材料需要考虑较好的介电性能，同时应有良好的材料强度，与金属柱阵列相匹配的热膨胀系数，如具有介电功能的塑封料，或玻璃介电质，在互连金属柱连接处无需外加介电层 。包封层50不仅在机械结构上可以实现对裸硅基体的保护，增强其机械强度和耐碰擦的强度，而且可以基于功能应用的需要，可选择不同类型和厚度的包封料，比如红外保护功能、紫外保护功能等。包封层50的上表面露出金属柱40的上表面，并在金属柱40的上表面设置焊球、焊块、焊盘结构等连接件60。一般地，焊盘结构为Ni/Au层或Cu/Sn层。

硅基本体10的下表面设置背面保护层70，以防止硅基本体10的裸露面的划伤。其同包覆层材料一样，也可以基于产品的功能要求选择不同类型和厚度的材料，以满足在红外光防护、紫外光防护等方面的要求。

以上所述的具体实施方式，对本实用新型的目的、技术方案和有益效果进行了进一步地详细说明，所应理解的是，以上所述仅为本实用新型的具体实施方式而已，并不用于限定本实用新型的保护范围。如金属柱阵列40的结构设计、排列等，凡在本实用新型的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。

Claims (6)

1.一种半导体芯片的封装结构，其硅基本体（10）的上表面设有按预先设计的方案分布的芯片电极（13）及相应电路布局，覆盖于硅基本体（10）上表面的钝化层（20）于芯片电极（13）上方开设芯片表面钝化层开口（21）露出芯片电极（13）的正面；介电层（30）覆盖钝化层（20）并开设介电层开口（31），介电层开口（31）的尺寸小于钝化层开口（21）的尺寸，介电层开口（31）再次露出芯片电极（13）的正面；

其特征在于，在所述介电层（30）的表面沉积金属导电层（41），再在金属导电层（41）上形成金属凸块（43），金属凸块（43）与金属导电层（41）融为一体，形成金属柱（40），所述金属柱（40）的高度范围为15~50微米；

包封料包封金属柱（40）、介电层（30）的裸露面，并向下延伸并覆盖硅基本体（10）的四个侧壁，形成包封层（50），所述包封层（50）的上表面露出金属柱（40）的上表面，并在金属柱（40）的上表面设置连接件（60）；

所述硅基本体（10）的背面设置背面保护层（70）。

2.根据权利要求1所述的半导体芯片的封装结构，其特征在于，所述连接件（60）为焊球、焊块或焊盘结构。

3.根据权利要求2所述的半导体芯片的封装结构，其特征在于，所述焊盘结构为Ni/Au层。

4.根据权利要求2所述的半导体芯片的封装结构，其特征在于，所述焊盘结构为Cu/Sn层。

5.根据权利要求1所述的半导体芯片的封装结构，其特征在于，所述钝化层（20）的厚度为2微米。

6.根据权利要求1所述的半导体芯片的封装结构，其特征在于，所述钝化层（20）的厚度为3微米~15微米。