CN207993845U - 一种智能传感模块结构 - Google Patents

一种智能传感模块结构 Download PDF

Info

Publication number
CN207993845U
CN207993845U CN201721322021.0U CN201721322021U CN207993845U CN 207993845 U CN207993845 U CN 207993845U CN 201721322021 U CN201721322021 U CN 201721322021U CN 207993845 U CN207993845 U CN 207993845U
Authority
CN
China
Prior art keywords
chip
layer
layer chip
intelligent sensing
modular structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201721322021.0U
Other languages
English (en)
Inventor
黄玲玲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Grand Technology Co Ltd
Original Assignee
Beijing Grand Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Grand Technology Co Ltd filed Critical Beijing Grand Technology Co Ltd
Application granted granted Critical
Publication of CN207993845U publication Critical patent/CN207993845U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Micromachines (AREA)
  • Wire Bonding (AREA)

Abstract

本实用新型公开了一种智能传感模块结构，该结构包括：两层芯片，第一层芯片叠加于第二层芯片之上；这两层芯片包括传感器芯片和支持传感器工作的辅助芯片；于第二层芯片上表面上固定有保护芯片的盖子；第二层芯片上具有穿透该芯片层的电互连；第一层与第二层芯片具有引线键合方式或倒装焊方式的电互连结构。整个智能传感模块的电连接引脚引出在第二层芯片的下表面上，以焊球或者平面焊接方式与外界相连。

Description

一种智能传感模块结构
技术领域
本发明涉及微电子封装技术领域，特别涉及一种用于智能传感的多芯片封装结构。
背景技术
近几年来，随着半导体技术的发展，电子产品向着更小尺寸更多功能更加智能发展，因此传感器应用也越来越广。随着电子产品内部结构模块化程度越来越高，传感器也是模块形式组装在电子产品中。具有信息处理功能的传感模块就被称为智能传感模块，智能传感模块包括传感器和控制芯片等辅助芯片。通常的智能传感模块是通过芯片叠层或平铺贴装在基板上，通过基板上的引线连接在一起。这种结构模块都需要通过基板进行互连或芯片二维平铺在基板上，模块体积较大，电引线较长，对一些模块性能也有影响。
本发明公开了一种智能传感器结构，直接将传感器芯片贴装到辅助芯片上实现三维集成，保护盖子固定在下层芯片上，大大减小了传感模块的体积，实现了芯片间更短的电互连，提高了性能。同时该结构可以通过晶圆级封装方式封装，节省了成本。
发明内容
本发明提供通过封装方式实现的智能传感模块结构。本发明结构用以实现传感器芯片与支持传感器工作辅助芯片集成，成为一个智能传感模块。该多芯片智能传感模块结构包括：1）两层芯片，第一层芯片叠加于第二层芯片之上，2）用于保护芯片的盖子，3）第一层和第二层芯片之间电互连结构，4）第二层芯片含有自身电路与外系统板连接的电通道和焊接点；
所述第一层芯片可以是平面结构或异形芯片；所述第二层芯片可以是硅材料芯片，也可以是其他半导体材料芯片或者与其他材料组合的封装体；第二层芯片上具有穿透该芯片层的电互连；
所述第一层芯片可以是一颗或多颗芯片，第二层芯片可以是一颗芯片或者是多颗芯片的封装体；所述两层芯片包括传感器芯片和支持传感器工作的辅助芯片；
第一层与第二层芯片具有电互连结构，该互连结构可以是引线键合方式，也可以是倒装焊方式；
保护芯片的盖子固定于第二层芯片上表面上，对第一层芯片和第二层芯片起到保护作用，盖子形成的空腔可以密封也可以不密封，盖子材料可以是硅、玻璃、陶瓷或者材料，也可以是金属，含有开孔或者没有开孔；
该智能传感模块的电连接引脚引出在第二层芯片的下表面上，以焊球或者平面焊料方式与外界相连。
本发明的优点在于：
本发明将传感器芯片和支持传感器工作辅助芯片通过三维堆叠方式封装再一起，用固定在第二层芯片上的盖子将多颗芯片保护起来，实现了智能传感模块内多芯片之间的电互连和智能传感模块电引脚引出，减小了整个智能传感模块尺寸，降低了封装成本，同时减小了多芯片间互连线长度，提升了模块性能。本发明结构具有很好的通用性，可适用于多种智能传感模块的封装。
附图说明
图1是本发明一种智能传感模块结构一种实施例示意图，其中第一层芯片是异形芯片，第一层芯片与第二层芯片以引线互连方式进行电连接，穿透第二层芯片的电互连通道与芯片表面不垂直；
图2本发明一种智能传感模块结构一种实施例示意图，其中第一层芯片是异形芯片，第一层芯片与第二层芯片以引线互连方式进行电连接，穿透第二层芯片的电互连通道与芯片表面垂直；
图3本发明一种智能传感模块结构一种实施例示意图，其中第一层芯片是长方体或正方体芯片，第一层芯片与第二层芯片以引线互连方式进行电连接，穿透第二层芯片的电互连通道与芯片表面不垂直；
图4本发明一种智能传感模块结构一种实施例示意图，其中第一层芯片是长方体或正方体芯片，第一层芯片与第二层芯片以引线互连方式进行电连接，穿透第二层芯片的电互连通道与芯片表面垂直；
图5本发明一种智能传感模块结构一种实施例示意图，其中第一层芯片是长方体或正方体芯片，第一层芯片与第二层芯片以焊球方式进行电连接，穿透第二层芯片的电互连通道与芯片表面不垂直；
图6本发明一种智能传感模块结构一种实施例示意图，其中第一层芯片是长方体或正方体芯片，第一层芯片与第二层芯片以焊球方式进行电连接，穿透第二层芯片的电互连通道与芯片表面垂直；
图中：其中：101－盖子、102－第一层芯片、103－第二层芯片、104－互连引线、105－焊盘、106－金属通孔电互连结构、107－键合胶、108－焊盘、109－阻焊层、110－BGA焊球、111-焊球。
具体实施方式
以下结合附图对本发明的具体内容作进一步说明。
本发明公开了一种智能传感模块的结构，可通过传感器芯片和支持传感器工作辅助芯片三维集成，实现更小巧、更低成本且更高性能的智能传感模块。
下面通过实施例，说明发明结构。
实施例1
如图1所示，第一层芯片是异形芯片，第一层芯片贴装在第二层芯片上，第二层芯片上与第一层芯片互连的焊盘在第二层芯片的上表面上，两层芯片通过引线键合方式电互连；盖子固定在第二层芯片之上，保护第一层芯片和第二层芯片上表面；第二层芯片上表面焊盘通过穿透第二层芯片的电互连通道引到第二层芯片下表面，其中该电互连通道沿着芯片的边缘将上下焊盘互连，且该电互连通道与芯片表面不垂直；第二层芯片下表面有焊球实现模块与外界电互连。
实施例2
如图2所示，第一层芯片是异形芯片，第一层芯片贴装在第二层芯片上，第二层芯片上与第一层芯片互连的焊盘在第二层芯片的上表面上，两层芯片通过引线键合方式电互连；盖子固定在第二层芯片之上，保护第一层芯片和第二层芯片上表面；第二层芯片上表面焊盘通过穿透第二层芯片的电互连通道引到第二层芯片下表面，其中该电互连通道与芯片表面垂直；第二层芯片下表面有焊球实现模块与外界电互连。
实施例3
如图3所示，第一层芯片是长方体或正方体芯片，第一层芯片贴装在第二层芯片上，第二层芯片上与第一层芯片互连的焊盘在第二层芯片的上表面上，两层芯片通过引线键合方式电互连；盖子固定在第二层芯片之上，保护第一层芯片和第二层芯片上表面；第二层芯片上表面焊盘通过穿透第二层芯片的电互连通道引到第二层芯片下表面，其中该电互连通道沿着芯片的边缘将上下焊盘互连，且该电互连通道与芯片表面不垂直；第二层芯片下表面有焊球实现模块与外界电互连。
实施例4
如图4所示，第一层芯片是长方体或正方体芯片，第一层芯片贴装在第二层芯片上，第二层芯片上与第一层芯片互连的焊盘在第二层芯片的上表面上，两层芯片通过引线键合方式电互连；盖子固定在第二层芯片之上，保护第一层芯片和第二层芯片上表面；第二层芯片上表面焊盘通过穿透第二层芯片的电互连通道引到第二层芯片下表面，其中该电互连通道与芯片表面垂直；第二层芯片下表面有焊球实现模块与外界电互连。
实施例5
如图5所示，第一层芯片是长方体或正方体芯片，第一层芯片倒装在第二层芯片上，第二层芯片上与第一层芯片互连的焊盘在第二层芯片的上表面上，两层芯片通过焊球电互连；盖子固定在第二层芯片之上，保护第一层芯片和第二层芯片上表面；第二层芯片上表面焊盘通过穿透第二层芯片的电互连通道引到第二层芯片下表面，其中该电互连通道沿着芯片的边缘将上下焊盘互连，且该电互连通道与芯片表面不垂直；第二层芯片下表面有焊球实现模块与外界电互连。
实施例6
如图6所示，第一层芯片是长方体或正方体芯片，第一层芯片倒装在第二层芯片上，第二层芯片上与第一层芯片互连的焊盘在第二层芯片的上表面上，两层芯片通过焊球方式电互连；盖子固定在第二层芯片之上，保护第一层芯片和第二层芯片上表面；第二层芯片上表面焊盘通过穿透第二层芯片的电互连通道引到第二层芯片下表面，其中该电互连通道与芯片表面垂直；第二层芯片下表面有焊球实现模块与外界电互连。

Claims (9)

1.一种智能传感模块结构，其特征在于，该结构包括：
两层芯片，第一层芯片叠加于第二层芯片之上，
用于保护芯片的盖子，
第一层和第二层芯片之间电互连结构，
第二层芯片含有自身电路与外系统板连接的电通道和焊接点。
2.根据权利要求1所述的智能传感模块结构，其特征在于，所述第一层芯片可以是平面结构或异形芯片。
3.根据权利要求1所述的智能传感模块结构，其特征在于，所述第二层芯片可以是硅材料芯片，也可以是其他半导体材料芯片或者与其他材料组合的封装体。
4.根据权利要求1所述的智能传感模块结构，其特征在于，所述两层芯片包括传感器芯片和支持传感器工作的辅助芯片。
5.根据权利要求1所述的智能传感模块结构，其特征在于，所述第一层芯片可以是一颗或多颗芯片，第二层芯片可以是一颗芯片或者是多颗芯片的封装体。
6.根据权利要求1所述的智能传感模块结构，其特征在于，所述的保护芯片的盖子固定于第二层芯片上表面上，对第一层芯片和第二层芯片起到保护作用，盖子形成的空腔可以密封也可以不密封，盖子材料可以是硅、玻璃、陶瓷或者材料，也可以是金属，含有开孔或者没有开孔。
7.根据权利要求1所述的智能传感模块结构，其特征在于，所述第二层芯片上具有穿透该芯片层的电互连。
8.根据权利要求1所述的智能传感模块结构，其特征在于，所述第一层与第二层芯片具有电互连结构，该互连结构可以是引线，也可以是倒装。
9.根据权利要求1所述的智能传感模块结构，其特征在于，该智能传感模块的电连接引脚引出在第二层芯片的下表面上，以焊球或者平面焊料方式与外界相连。
CN201721322021.0U 2016-11-10 2017-10-14 一种智能传感模块结构 Active CN207993845U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201621210310 2016-11-10
CN2016212103107 2016-11-10

Publications (1)

Publication Number Publication Date
CN207993845U true CN207993845U (zh) 2018-10-19

Family

ID=62159545

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201721322021.0U Active CN207993845U (zh) 2016-11-10 2017-10-14 一种智能传感模块结构
CN201710955414.3A Pending CN108074885A (zh) 2016-11-10 2017-10-14 一种多芯片模块封装结构

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201710955414.3A Pending CN108074885A (zh) 2016-11-10 2017-10-14 一种多芯片模块封装结构

Country Status (1)

Country Link
CN (2) CN207993845U (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108074885A (zh) * 2016-11-10 2018-05-25 北京万应科技有限公司 一种多芯片模块封装结构
CN110767558A (zh) * 2019-11-28 2020-02-07 宁波安创电子科技有限公司 一种nox传感器芯片的封装工艺

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111627939B (zh) * 2019-02-27 2023-04-18 中芯集成电路（宁波）有限公司 Cmos图像传感器封装模块及其形成方法、摄像装置
CN112309872A (zh) * 2019-07-30 2021-02-02 苏州远创达科技有限公司 一种多芯片模块的封装工艺

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009042400A1 (de) * 2009-09-21 2011-03-31 Epcos Ag Chip-Anordnung für eine größenoptimierte Gehäuseform und Herstellungsverfahren
US8486744B2 (en) * 2010-09-28 2013-07-16 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple bonding in wafer level packaging
DE102012210049A1 (de) * 2012-06-14 2013-12-19 Robert Bosch Gmbh Hybrid integriertes Bauteil und Verfahren zu dessen Herstellung
CN104241220A (zh) * 2014-09-16 2014-12-24 武汉大学 一种超小尺寸无塑封装
CN105621345B (zh) * 2016-03-11 2018-06-29 华天科技（昆山）电子有限公司 Mems芯片集成的封装结构及封装方法
CN207993845U (zh) * 2016-11-10 2018-10-19 北京万应科技有限公司 一种智能传感模块结构

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108074885A (zh) * 2016-11-10 2018-05-25 北京万应科技有限公司 一种多芯片模块封装结构
CN110767558A (zh) * 2019-11-28 2020-02-07 宁波安创电子科技有限公司 一种nox传感器芯片的封装工艺
CN110767558B (zh) * 2019-11-28 2021-06-15 宁波安创电子科技有限公司 一种nox传感器芯片的封装工艺

Also Published As

Publication number Publication date
CN108074885A (zh) 2018-05-25

Similar Documents

Publication Publication Date Title
CN207993845U (zh) 一种智能传感模块结构
KR101683688B1 (ko) 집적 회로 패키지 및 집적 회로 패키지 제조 방법
US9401338B2 (en) Electronic devices with embedded die interconnect structures, and methods of manufacture thereof
US6818980B1 (en) Stacked semiconductor package and method of manufacturing the same
US7536909B2 (en) Three-dimensional multi-chips and tri-axial sensors and methods of manufacturing the same
KR102005830B1 (ko) 플립-칩, 페이스-업 및 페이스-다운 센터본드 메모리 와이어본드 어셈블리
CN106158772B (zh) 板级嵌入式封装结构及其制作方法
CN204424252U (zh) 半导体芯片的包埋式板级封装结构
KR100664796B1 (ko) 사이드 브레이즈 패키지
KR20120096754A (ko) 인터포저를 이용한 웨이퍼 칩의 3차원 스택 구조
US8981577B2 (en) Integrated circuit packaging system with interconnect and method of manufacture thereof
KR20090098067A (ko) 스택 패키지 및 그의 제조방법
KR20150001767A (ko) 공동 패키지 디자인
TWI604593B (zh) 半導體封裝件及其製法
KR20080067891A (ko) 멀티 칩 패키지
KR100729502B1 (ko) 멀티 칩 패키지용 캐리어, 멀티 칩 캐리어 및 그 제작방법
KR20000040586A (ko) 회로배선이 형성된 기판을 갖는 멀티 칩 패키지
KR100444168B1 (ko) 반도체패키지
TWM569074U (zh) Wafer and sensing component package structure
KR100542673B1 (ko) 반도체패키지
KR20110105161A (ko) 반도체 패키지
KR20010068781A (ko) 반도체 칩 패키지
KR20020064415A (ko) 반도체 패키지
KR20110001183A (ko) 스택 패키지
KR20080058013A (ko) 멀티칩 패키지 및 그 제조방법

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant