CN207834285U - 一种多芯片扇出型封装结构 - Google Patents

一种多芯片扇出型封装结构 Download PDF

Info

Publication number
CN207834285U
CN207834285U CN201721872241.0U CN201721872241U CN207834285U CN 207834285 U CN207834285 U CN 207834285U CN 201721872241 U CN201721872241 U CN 201721872241U CN 207834285 U CN207834285 U CN 207834285U
Authority
CN
China
Prior art keywords
chips
chip
wiring layer
metal bumps
coating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201721872241.0U
Other languages
English (en)
Inventor
张爱兵
陈栋
孙超
张黎
陈锦辉
赖志明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangyin Changdian Advanced Packaging Co Ltd
Original Assignee
Jiangyin Changdian Advanced Packaging Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangyin Changdian Advanced Packaging Co Ltd filed Critical Jiangyin Changdian Advanced Packaging Co Ltd
Priority to CN201721872241.0U priority Critical patent/CN207834285U/zh
Application granted granted Critical
Publication of CN207834285U publication Critical patent/CN207834285U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Wire Bonding (AREA)

Abstract

本实用新型一种多芯片扇出型封装结构，属于半导体封装技术领域。其包括带有A芯片金属凸块的A芯片、布线层、A芯片包覆膜和带有B芯片金属凸块的B芯片、再布线层、B芯片包覆膜，B芯片设置于A芯片垂直上方区域，B芯片外侧区域设置穿孔，填充金属料，A芯片与B芯片通过包覆穿孔填充金属料、布线层、再布线层完成信号互联。所述再布线层上方设置钝化保护层和金属连接件，生成最终的封装体。本实用新型提高了产品的可靠性,提升了产品的力学性能。

Description

一种多芯片扇出型封装结构
技术领域
本实用新型涉及一种多芯片扇出型封装结构，属于半导体封装技术领域。
背景技术
随着电子技术的发展，半导体封装趋于向高密度、多功能、低功耗、小型化的方向发展，为了满足产品愈加复杂的系统功能，多芯片互联集成的封装技术得到了较快的发展。目前主流的多芯片封装方案有如下两种：
1.采用SIP封装方案：
a.将多个芯片103进行水平并排分布，芯片103通过凸块焊接至基板101（图1-1）；
b.将多个芯片103进行垂直堆叠排布，底层芯片103通过凸块焊接至基板，其余芯片103通过打线工艺连接至基板101（图1-2）。
通过基板101内部线路实现芯片103与芯片103之间的信号互联，对多个芯片103通过填充料102进行底部填充并通过塑封料104对其进行塑封保护，将此模块整体最终焊接到印刷电路板，来实现产品的互联集成。该方案中需要通过多层的布线转接来实现芯片之间的互联，且基板金属层与介电层厚度较厚，通常存在信号传输延迟的问题；且由于增加了基板来实现芯片间的互联集成，封装成本相对较高。
2.采用扇出型互联方案，将多芯片201进行水平并排分布，并使用包覆材料202将芯片201进行包覆形成新的晶圆载体，将此新的晶圆载体进行再布线和凸块工艺，最终形成封装体（图2），可将此封装体直接焊接到印刷电路板。该方案由于省去了基板部分，相对方案1 成本较低，且采用了晶圆级工艺，产品布线能力更强，芯片互联路径更短，具有更好的电学性能。但该方案仍存在如下问题：
a.芯片只能水平排布，芯片扇出区域较大，导致最终的封装尺寸较大，每张晶圆封装体的数量较少，一定程度增加了产品成本；
b.线路层及凸块直接生长在芯片表面，由于包覆材料和芯片在再布线等工艺过程中存在CTE不匹配的问题，工艺过程中会产生较大的应力，易导致芯片焊盘区域或芯片表面保护层产生crack等问题；
c.芯片是Know good die（已知的好芯片；在作业前，可通过测试等工艺筛选出不良芯片，工艺过程中使用的都是好芯片），但再布线直接在芯片上方生长，当金属再布线层为多层布线时，会导致部分好芯片存在一定数量的良率损失。
发明内容
本实用新型的目的在于克服上述封装方案的不足，提供一种多芯片扇出型封装结构，以提高产品的可靠性并降低产品成本。
本实用新型是这样实现的：
本实用新型一种多芯片扇出型封装结构，其包括正面设置若干个A芯片金属凸块的A芯片、A芯片包覆膜和带有若干个B芯片金属凸块的B芯片、B芯片包覆膜，所述B芯片设置在A芯片的垂直上方区域，所述A芯片有若干个，所述B芯片有若干个；
所述A芯片金属凸块一侧设置布线层，所述布线层水平延展并选择性不连续并选择性不连续并选择性不连续，A芯片通过A芯片金属凸块与布线层连接；
所述A芯片包覆膜将A芯片及其A芯片金属凸块、布线层包覆保护，布线层的上表面与A芯片包覆膜的上表面齐平；
所述布线层的上表面与A芯片包覆膜的上表面覆盖包覆膜，
所述B芯片下方设置装片膜，B芯片通过装片膜完成与包覆膜的固定连接；
所述B芯片包覆膜包覆B芯片及其B芯片金属凸块，露出B芯片金属凸块的顶部；
所述B芯片的外侧区域设置包覆穿孔，包覆穿孔的底部直达布线层的上表面，包覆穿孔内填充金属焊料，所述B芯片金属凸块顶部与包覆穿孔填充的金属焊料顶部齐平，
所述B芯片包覆膜、B芯片金属凸块与包覆穿孔填充的金属焊料上方设置再布线层，所述再布线层水平延展并选择性不连续并选择性不连续并选择性不连续，所述A芯片与B芯片通过包覆穿孔内填充的金属焊料、布线层、再布线层完成信号互联；
所述再布线层上方设置钝化保护层和金属连接件。
可选地，所述A芯片金属凸块材料为Sn或CuSn或CuNiSn或CuNiSnAg。
可选地，所述B芯片金属凸块的材料为Cu或CuSn或CuNiSn或CuNiSnAg。
可选地，所述B芯片金属凸块的厚度为5～100um。
可选地，所述B芯片的厚度为50～200um。
可选地，所述包覆穿孔填充的金属焊料的材料为Sn或CuSn或CuSnAg。
可选地，所述包覆穿孔的深度为150～400um。
可选地，所述金属连接件包括但不限于焊球、焊块。
可选地，所述A芯片底部为底填料。
有益效果
本实用新型的有益效果是：
1)采用了扇出型封装方式，芯片之间呈垂直分布，可以极大的减小最终封装体的尺寸，增加每张晶圆的封装体数量，从而有效的降低了产品成本；
2)该模块中芯片焊盘与布线层、再布线层之间都通过金属凸块转接完成电性能连接，该金属凸块可以有效的将产品在再布线或凸块工艺中产生的应力进行转移，从而有效的保护芯片焊盘等区域，提升了产品的力学性能；同时该模块由于较短的互联传输路径，保证了产品极佳的电学性能；
3）本实用新型的多芯片扇出型封装结构采用了TMV（塑封料穿孔/包覆料穿孔）+RDL（再布线）+Flipchip bump（倒装焊）的模块实现了多个芯片在二维和三维之间的互联；
4）当芯片互联需要通过多层金属再布线层进行转接时，可以有效的将某几层金属再布线层设计于TMV+RDL+Flipchip bump模块的RDL中，由于该模块中RDL（再布线）为Knowgood RDL（已知的良好的线路层；在作业前，可通过AOI等工艺筛选出不好的线路层，可避免好芯片装到不良线路层），可有效的降低good die的良率损失。
附图说明
图1-1、图1-2和图2为传统多芯片扇出型封装结构的示意图；
图3和图4为本实用新型一种多芯片扇出型封装结构的实施例一的示意图；
图5和图6为本实用新型一种多芯片扇出型封装结构的实施例二的示意图；
其中：
包覆膜301
A芯片302A
A芯片302A1、A芯片302A2
A芯片金属凸块303
布线层304
包覆穿孔填充金属料305
装片膜306
B芯片302B
B芯片302B1、B芯片302B2
B芯片金属凸块307
再布线层308
钝化层保护309
焊球凸点310
A芯片包覆膜311
B芯片包覆膜312。
具体实施方式
现在将在下文中参照附图更加充分地描述本实用新型，在附图中示出了本实用新型的示例性实施例，从而本公开将本实用新型的范围充分地传达给本领域的技术人员。然而，本实用新型可以以许多不同的形式实现，并且不应被解释为限制于这里阐述的实施例。
实施例一
参见图3和图4，本实用新型一种多芯片扇出型封装结构，A芯片302A的正面设置若干个A芯片金属凸块303，所述A芯片金属凸块303呈阵列排布或按照设计要求排布。A芯片金属凸块303材料为Sn或CuSn或CuNiSn或CuNiSnAg。布线层304设置在A芯片302A的A芯片金属凸块303一侧，水平延展并选择性不连续并选择性不连续。A芯片302A通过A芯片金属凸块303与布线层304连接，布线层304的材料为Cu或CuCr。A芯片302A的芯片焊盘与布线层304之间通过金属凸块转接完成电性能连接，该金属凸块可以有效的将产品在再布线或凸块工艺中产生的应力进行转移，从而有效的保护芯片焊盘等区域，提升了产品的力学性能；同时该模块由于较短的互联传输路径，保证了产品极佳的电学性能。
A芯片包覆膜311将A芯片302A及其A芯片金属凸块303、布线层304包覆保护，布线层304的上表面与A芯片包覆膜311的上表面齐平。一般地，A芯片包覆膜311的材料为模塑料或模塑料与底填料的结合体。
布线层304的上表面与A芯片包覆膜311的上表面覆盖包覆膜301，一般地，包覆膜301的材料为模塑料，其厚度范围为25～150um。
A芯片302A垂直上方区域设置带有若干个B芯片金属凸块307的B芯片302B，B芯片302B的厚度范围为50～200um。B芯片金属凸块307呈阵列排布或按照设计要求排布。所述B芯片金属凸块307的材料为Cu或CuSn或CuNiSn或CuNiSnAg，其厚度范围为5～100um。B芯片302B下方设置厚度范围为15～50um的装片膜306，B芯片302B通过装片膜306完成与包覆膜301的固定连接。采用了扇出型封装方式，A芯片302A与B芯片302B之间呈垂直分布，可以极大的减小最终封装体的尺寸，增加每张晶圆的封装体数量，从而有效的降低了产品成本。
材料为模塑料的B芯片包覆膜312将B芯片302B及其B芯片金属凸块307完全包覆，露出B芯片金属凸块307的顶部。
B芯片302B的外侧区域设置包覆穿孔，包覆穿孔的底部直达布线层304的上表面。所述包覆穿孔的深度为150～400um。包覆穿孔内填充金属焊料的包覆穿孔填充金属料305，金属焊料如：Sn或CuSn或CuSnAg。B芯片金属凸块307顶部与包覆穿孔填充金属料305顶部齐平，材料为Cu或CuCr的再布线层308置于B芯片包覆膜312、B芯片金属凸块307与包覆穿孔填充金属料305上方，并水平延展并选择性不连续并选择性不连续。A芯片302A与B芯片302B通过包覆穿孔填充金属料305、布线层304、再布线层308完成信号互联。B芯片302B中芯片焊盘与再布线层308之间通过金属凸块转接完成电性能连接，该金属凸块可以有效的将产品在再布线或凸块工艺中产生的应力进行转移，从而有效的保护芯片焊盘等区域，提升了产品的力学性能；同时该模块由于较短的互联传输路径，保证了产品极佳的电学性能。
再布线层308上方设置钝化保护层309和金属凸块310，生成最终的封装体。
本实用新型的多芯片扇出型封装结构采用了TMV（塑封料穿孔/包覆料穿孔）+RDL（再布线）+Flipchip bump（倒装焊）的模块实现了多个芯片在二维和三维之间的互联。
另外，A芯片302A的底部可以用底填料310来保护，以代替底部的塑封保护。如图4所示。
实施例二
参见图5和图6，本实用新型一种多芯片扇出型结构，平行排列的A芯片有一个以上，平行排列的B芯片也有一个以上。图中，A芯片以A芯片302A1、A芯片302A2示意，B芯片以B芯片302B1、B芯片302B2示意。
如图5所示，A芯片302A的正面设置若干个A芯片金属凸块303，所述A芯片金属凸块303呈阵列排布或按照设计要求排布。A芯片金属凸块303材料为Sn或CuSn或CuNiSn或CuNiSnAg。布线层304设置在A芯片302A的A芯片金属凸块303一侧，水平延展并选择性不连续。A芯片302A通过A芯片金属凸块303与布线层304连接，布线层304的材料为Cu或CuCr。A芯片302A的芯片焊盘与布线层304之间通过金属凸块转接完成电性能连接，该金属凸块可以有效的将产品在再布线或凸块工艺中产生的应力进行转移，从而有效的保护芯片焊盘等区域，提升了产品的力学性能；同时该模块由于较短的互联传输路径，保证了产品极佳的电学性能。
A芯片包覆膜311将A芯片302A及其A芯片金属凸块303、布线层304包覆保护，布线层304的上表面与A芯片包覆膜311的上表面齐平。一般地，A芯片包覆膜311的材料为模塑料或模塑料与底填料的结合体。
布线层304的上表面与A芯片包覆膜311的上表面覆盖包覆膜301，一般地，包覆膜301的材料为模塑料，其厚度范围为25～150um。
A芯片302A垂直上方区域设置带有若干个B芯片金属凸块307的B芯片302B1和B芯片302B2，B芯片302B1、B芯片302B2的厚度范围为50～200um。B芯片金属凸块307呈阵列排布或按照设计要求排布。所述B芯片金属凸块307的材料为Cu或CuSn或CuNiSn或CuNiSnAg，其厚度范围为5～100um。B芯片302B1、B芯片302B2下方设置厚度范围为15～50um的装片膜306，B芯片302B1、B芯片302B2通过装片膜306完成与包覆膜301的固定连接。采用了扇出型封装方式，A芯片302A与B芯片302B1、B芯片302B2之间呈垂直分布，可以极大的减小最终封装体的尺寸，增加每张晶圆的封装体数量，从而有效的降低了产品成本。
材料为模塑料的B芯片包覆膜312将B芯片302B1、B芯片302B2及其B芯片金属凸块307完全包覆，露出B芯片金属凸块307的顶部。
B芯片302B1、B芯片302B2的外侧区域设置包覆穿孔，包覆穿孔的底部直达布线层304的上表面。包覆穿孔内填充金属焊料的包覆穿孔填充金属料305，金属焊料如：Sn或CuSn或CuSnAg。B芯片金属凸块307顶部与包覆穿孔填充金属料305顶部齐平，材料为Cu或CuCr的再布线层308置于B芯片包覆膜312、B芯片金属凸块307与包覆穿孔填充金属料305上方，并水平延展并选择性不连续。A芯片302A与B芯片302B1、B芯片302B2通过包覆穿孔填充金属料305、布线层304、再布线层308完成信号互联。B芯片302B1、B芯片302B2中芯片焊盘与再布线层308之间通过金属凸块转接完成电性能连接，该金属凸块可以有效的将产品在再布线或凸块工艺中产生的应力进行转移，从而有效的保护芯片焊盘等区域，提升了产品的力学性能；同时该模块由于较短的互联传输路径，保证了产品极佳的电学性能。
再布线层308上方设置钝化保护层309和金属凸块310，生成最终的封装体。
本实用新型的多芯片扇出型结构采用了TMV（塑封料穿孔/包覆料穿孔）+RDL（再布线）+Flipchip bump（倒装焊）的模块实现了多个芯片在二维和三维之间的互联。
如图6所示，A芯片302A1、A芯片302A2的正面设置若干个A芯片金属凸块303，所述A芯片金属凸块303呈阵列排布或按照设计要求排布。A芯片金属凸块303材料为Sn或CuSn或CuNiSn或CuNiSnAg。布线层304设置在A芯片金属凸块303一侧，水平延展并选择性不连续。A芯片302A1、A芯片302A2通过A芯片金属凸块303与布线层304连接，布线层304的材料为Cu或CuCr。A芯片302A1、A芯片302A2的芯片焊盘与布线层304之间通过金属凸块转接完成电性能连接，该金属凸块可以有效的将产品在再布线或凸块工艺中产生的应力进行转移，从而有效的保护芯片焊盘等区域，提升了产品的力学性能；同时该模块由于较短的互联传输路径，保证了产品极佳的电学性能。
A芯片包覆膜311将A芯片302A1、A芯片302A2及其A芯片金属凸块303、布线层304包覆保护，布线层304的上表面与A芯片包覆膜311的上表面齐平。一般地，A芯片包覆膜311的材料为模塑料或模塑料与底填料的结合体。
布线层304的上表面与A芯片包覆膜311的上表面覆盖包覆膜301，一般地，包覆膜301的材料为模塑料，其厚度范围为25～150um。
A芯片302A1、A芯片302A2垂直上方区域设置带有若干个B芯片金属凸块307的B芯片302B1和B芯片302B2，B芯片302B1、B芯片302B2的厚度范围为50～200um。B芯片金属凸块307呈阵列排布或按照设计要求排布。所述B芯片金属凸块307的材料为Cu或CuSn或CuNiSn或CuNiSnAg，其厚度范围为5～100um。B芯片302B1、B芯片302B2下方设置厚度范围为15～50um的装片膜306，B芯片302B1、B芯片302B2通过装片膜306完成与包覆膜301的固定连接。采用了扇出型封装方式，A芯片302A1、A芯片302A2与B芯片302B1、B芯片302B2之间呈垂直分布，可以极大的减小最终封装体的尺寸，增加每张晶圆的封装体数量，从而有效的降低了产品成本。
材料为模塑料的B芯片包覆膜312将B芯片302B1、B芯片302B2及其B芯片金属凸块307完全包覆，露出B芯片金属凸块307的顶部。
B芯片302B1、B芯片302B2的外侧区域设置包覆穿孔，包覆穿孔的底部直达布线层304的上表面。包覆穿孔内填充金属焊料的包覆穿孔填充金属料305，金属焊料如：Sn或CuSn或CuSnAg。B芯片金属凸块307顶部与包覆穿孔填充金属料305顶部齐平，材料为Cu或CuCr的再布线层308置于B芯片包覆膜312、B芯片金属凸块307与包覆穿孔填充金属料305上方，并水平延展并选择性不连续。A芯片302A与B芯片302B1、B芯片302B2通过包覆穿孔填充金属料305、布线层304、再布线层308完成信号互联。B芯片302B1、B芯片302B2中芯片焊盘与再布线层308之间通过金属凸块转接完成电性能连接，该金属凸块可以有效的将产品在再布线或凸块工艺中产生的应力进行转移，从而有效的保护芯片焊盘等区域，提升了产品的力学性能；同时该模块由于较短的互联传输路径，保证了产品极佳的电学性能。
再布线层308上方设置钝化保护层309和金属凸块310，生成最终的封装体。
本实用新型的多芯片扇出型结构采用了TMV（塑封料穿孔/包覆料穿孔）+RDL（再布线）+Flipchip bump（倒装焊）的模块实现了多个芯片在二维和三维之间的互联。
本实用新型一种多芯片扇出型封装结构不限于上述优选实施例，因此任何本领域技术人员在不脱离本实用新型的精神和范围内，依据本实用新型的技术实质对以上实施例所作的任何修改、等同变化及修饰，均落入本实用新型权利要求所界定的保护范围内。

Claims (9)

1.一种多芯片扇出型封装结构，其特征在于，其包括正面设置若干个A芯片金属凸块的A芯片、A芯片包覆膜和带有若干个B芯片金属凸块的B芯片、B芯片包覆膜，所述B芯片设置在A芯片的垂直上方区域，所述A芯片有若干个，所述B芯片有若干个；
所述A芯片金属凸块一侧设置布线层，所述布线层水平延展并选择性不连续并选择性不连续并选择性不连续，A芯片通过A芯片金属凸块与布线层连接；
所述A芯片包覆膜将A芯片及其A芯片金属凸块、布线层包覆保护，布线层的上表面与A芯片包覆膜的上表面齐平；
所述布线层的上表面与A芯片包覆膜的上表面覆盖包覆膜，
所述B芯片下方设置装片膜，B芯片通过装片膜完成与包覆膜的固定连接；
所述B芯片包覆膜包覆B芯片及其B芯片金属凸块，露出B芯片金属凸块的顶部；
所述B芯片的外侧区域设置包覆穿孔，包覆穿孔的底部直达布线层的上表面，包覆穿孔内填充金属焊料，所述B芯片金属凸块顶部与包覆穿孔填充的金属焊料顶部齐平，
所述B芯片包覆膜、B芯片金属凸块与包覆穿孔填充的金属焊料上方设置再布线层，所述再布线层水平延展并选择性不连续并选择性不连续并选择性不连续，所述A芯片与B芯片通过包覆穿孔内填充的金属焊料、布线层、再布线层完成信号互联；
所述再布线层上方设置钝化保护层和金属连接件。
2.根据权利要求1所述的多芯片扇出型封装结构，其特征在于，所述A芯片金属凸块材料为Sn或CuSn或CuNiSn或CuNiSnAg。
3.根据权利要求1所述的多芯片扇出型封装结构，其特征在于，所述B芯片金属凸块的材料为Cu或CuSn或CuNiSn或CuNiSnAg。
4.根据权利要求1所述的多芯片扇出型封装结构，其特征在于，所述B芯片金属凸块的厚度为5～100um。
5.根据权利要求1所述的多芯片扇出型封装结构，其特征在于，所述B芯片的厚度为50～200um。
6.根据权利要求1所述的多芯片扇出型封装结构，其特征在于，所述包覆穿孔填充的金属焊料的材料为Sn或CuSn或CuSnAg。
7.根据权利要求1所述的多芯片扇出型封装结构，其特征在于，所述包覆穿孔的深度为150～400um。
8.根据权利要求1所述的多芯片扇出型封装结构，其特征在于，所述金属连接件包括但不限于焊球、焊块。
9.根据权利要求1所述的多芯片扇出型封装结构，其特征在于，所述A芯片底部为底填料。
CN201721872241.0U 2017-12-28 2017-12-28 一种多芯片扇出型封装结构 Active CN207834285U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201721872241.0U CN207834285U (zh) 2017-12-28 2017-12-28 一种多芯片扇出型封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201721872241.0U CN207834285U (zh) 2017-12-28 2017-12-28 一种多芯片扇出型封装结构

Publications (1)

Publication Number Publication Date
CN207834285U true CN207834285U (zh) 2018-09-07

Family

ID=63390127

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201721872241.0U Active CN207834285U (zh) 2017-12-28 2017-12-28 一种多芯片扇出型封装结构

Country Status (1)

Country Link
CN (1) CN207834285U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107910310A (zh) * 2017-12-28 2018-04-13 江阴长电先进封装有限公司 一种多芯片扇出型封装结构及其封装方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107910310A (zh) * 2017-12-28 2018-04-13 江阴长电先进封装有限公司 一种多芯片扇出型封装结构及其封装方法
CN107910310B (zh) * 2017-12-28 2023-09-12 江阴长电先进封装有限公司 一种多芯片扇出型封装结构及其封装方法

Similar Documents

Publication Publication Date Title
US8129221B2 (en) Semiconductor package and method of forming the same
CN102044512B (zh) 集成电路及三维堆叠的多重芯片模块
JP5763121B2 (ja) シリコン貫通ビアのブリッジする相互接続
CN110197793A (zh) 一种芯片及封装方法
US7655503B2 (en) Method for fabricating semiconductor package with stacked chips
US20040070083A1 (en) Stacked flip-chip package
US8310033B2 (en) Semiconductor integrated circuit having a multi-chip structure
CN100539126C (zh) 芯片堆叠结构以及可制成芯片堆叠结构的晶片结构
CN202394958U (zh) 晶圆级半导体封装构造
CN110211946A (zh) 一种芯片封装结构及其制造方法
CN103904066A (zh) 一种倒装芯片堆叠封装结构及封装方法
CN202025746U (zh) 高集成度系统级封装结构
CN102176444A (zh) 高集成度系统级封装结构
CN207834285U (zh) 一种多芯片扇出型封装结构
CN218730939U (zh) 晶圆组件和层叠封装结构
TWI442522B (zh) 凹穴晶片封裝結構及使用凹穴晶片封裝結構之層疊封裝結構
TW201143018A (en) A three dimensional chip stacking electronic package with bonding wires
CN113410215B (zh) 半导体封装结构及其制备方法
TWI387068B (zh) 凹穴晶片封裝結構及使用凹穴晶片封裝結構之層疊封裝結構
CN102751203A (zh) 半导体封装结构及其制作方法
CN110211954A (zh) 一种多芯片封装结构及其制造方法
CN107910310A (zh) 一种多芯片扇出型封装结构及其封装方法
CN103594387B (zh) 焊盘侧壁间隔和制造焊盘侧壁间隔的方法
CN114242669B (zh) 堆叠封装结构和堆叠结构封装方法
CN219203162U (zh) 芯片间可互联的堆叠结构

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant