CN207339816U - 一种电流源校准装置 - Google Patents
一种电流源校准装置 Download PDFInfo
- Publication number
- CN207339816U CN207339816U CN201721513311.3U CN201721513311U CN207339816U CN 207339816 U CN207339816 U CN 207339816U CN 201721513311 U CN201721513311 U CN 201721513311U CN 207339816 U CN207339816 U CN 207339816U
- Authority
- CN
- China
- Prior art keywords
- current source
- calibration
- type current
- unit
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn - After Issue
Links
- 238000001514 detection method Methods 0.000 claims abstract description 25
- 230000037361 pathway Effects 0.000 claims abstract description 13
- 230000005611 electricity Effects 0.000 claims description 10
- 238000000034 method Methods 0.000 claims description 9
- 230000008569 process Effects 0.000 claims description 9
- 238000012545 processing Methods 0.000 claims description 4
- 239000003990 capacitor Substances 0.000 abstract description 4
- 238000006243 chemical reaction Methods 0.000 abstract description 3
- 238000012360 testing method Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 6
- 101100102707 Cochliobolus heterostrophus (strain C5 / ATCC 48332 / race O) VOS1 gene Proteins 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
本实用新型涉及一种电流源校准装置，包括：电流源充放电通路(01)、误差检测单元(02)和数字校准逻辑单元(03)。电流源充放电通路(01)，用于对校准电容进行充放电。误差检测单元(02)，用于检测校准电容充放电过程中的电路充电速率和放电速率，并产生误差结果。数字校准逻辑单元(03)，根据误差结果和时钟信号，产生控制信号；电流源充放电通路根据控制信号对电流源进行校准。本实用新型可以在不改变模数转换核心电路结构的前提下，只需采用由校准电容、串联电阻串、比较器和数字逻辑组成的校准电路即可完成对电流源的校准，不会影响模数转换器的正常工作性能，具有结构简单，校准精确和校准速度快的优点。
Description
技术领域
本实用新型涉及一种电流源校准装置，尤其是涉及一种应用于模数转化及其中的电流源采用基于比较器过零检测的校准装置。
背景技术
随着CMOS工艺尺寸的减小，芯片单位面积上元器件数目的增加以及更低的工作电压，导致在开关电容电路模数转换器中采用运算放大器来实现高增益、大输出摆幅，同时保持系统的稳定性具有很大程度的难度。因此提出了基于过零检测流水线型模数转换器电路，其中采用比较器过零检测电路和恒定电流源来代替运算放大器的作用。然而比较器过零检测电路和电流源之间的失配将会引起失真问题，其原因在于过零检测电路存在非零延时，这会将导致信号的过冲，产生失调误差，相当于产生了非线性。
因此，在基于过零检测的模数转换器的应用中，需对电流源的匹配提出严格的要求。
实用新型内容
本实用新型是旨在针对基于过零检测模数转换器中P型电流源与N型电流源不匹配的问题，从而随着时间的积累，导致共模电平的偏移越来越大，使得信号超出合理的电压范围。
为实现上述目的，本实用新型提供了一种电流源校准装置，包括：电流源充放电通路01、误差检测单元02和数字校准逻辑单元03。电流源充放电通路01，用于对校准电容进行充放电。误差检测单元02，用于检测校准电容充放电过程中的电路充电速率和放电速率，并产生误差结果。数字校准逻辑单元03，根据误差结果和时钟信号，产生控制信号；电流源充放电通路根据所述控制信号对电流源进行校准。
优选地，电流源充放电通路01，包括：主P型电流源IP、P型电流源修调单元011、主N型电流源IN、N型电流源修调单元012、第一负载电容CL1、第二负载电容CL2、开关S1、开关S2、开关SP_en、开关SN_en和校准电容Ccal。主P型电流源IP输入端与电源相连，输出端与第一负载电容CL1一端连接，第一负载电容CL1另一端与开关S1相连；主N型电流源IN输出端与地相连，输入端与第二负载电容CL2一端连接，第二负载电容CL2另一端与开关S2相连；开关S1和开关S2共同与校准电容Ccal相连；P型电流源修调单元011并联在主P型电流源IP上，N型电流源修调单元012并联在主N型电流源IN上。其中，P型电流源修调单元由m bit P型电流源单元Ip1～Ipm和开关Sp1～Spm构成；N型电流源修调单元由m bit N型电流源单元In1～Inm和开关Sn1～Snm构成。
优选地，误差检测单元02包括：第一电阻R1、第二电阻R2、第三电阻R3、第一比较器A1、第二比较器A0和逻辑单元异或XOR；其中，第一电阻R1、第二电阻R2和第三电阻R3依次串联在电源和地之间，第一比较器A1和第二比较器A0的正端与校准电容Ccal正端相连，第一比较器A1负端接入第一电阻R1和第二电阻R2之间，第二比较器A0负端接入第二电阻R2和第三电阻R3之间；第一比较器A1和第二比较器A0通过对电源分压产生电压VREF1和VREF0作为比较器A1和A0的阈值电平；第一比较器A1和第二比较器A0产生的第一结果D1和第二结果D0输入逻辑单元异或XOR，产生误差结果。
优选地，数字校准逻辑单元03对误差检测单元02产生的误差结果通过与时钟CLK进行处理产生m bit位控制逻辑，用于控制P型电流源修调单元011和N型电流源修调单元012中的开关的状态。
优选地，P型电流源修调单元011和N型电流源修调单元012中m bit控制位是温度计码，即Ip1＝Ip2＝…＝Ipm，In1＝In2＝…＝Inm。
优选地，P型电流源修调单元011和N型电流源修调单元012中m bit控制位是二进制码，即Ipm＝2*Ip(m-1)＝…＝2^(m-1)*Ip1，Inm＝2*In(m-1)＝…＝2^(m-1)*In1。
优选地，电流源充放电通路中的主P型电流源IP、开关SP_en和校准电容Ccal构成电流源充电通路，对电容Ccal的进行充电。电流源充放电通路中的主N型电流源IN、开关SN_en和校准电容Ccal构成电流源放电通路，对所述电容Ccal进行放电。
本实用新型可以在不改变模数转换核心电路结构的前提下，只需采用由校准电容、串联电阻串、比较器和数字逻辑组成的校准电路即可完成对电流源的校准，不会影响模数转换器的正常工作性能，具有结构简单，校准精确和校准速度快的优点。
附图说明
图1为过零检测模数转换器电流源结构示意图；
图2为电流源充电和放电斜率图；
图3为电流源失配示意图；
图4为本实用新型一个实施例提供的一种电流源校准装置电路图；
图5为根据本实用新型一个实施例提供的一种电流源校准波形示意图。
具体实施方式
下面通过附图和实施例，对本实用新型的技术方案做进一步的详细描述。
如图1所示，为过零检测模数转换器电流源结构示意图。
P型电流源IP与电容C1、开关S1组成电流源充电通路，当开关S1打开时，IP对电容C1进行充电，电容右端电压由GND最终充电至VOP；N型电流源IN与电容C2、开关S2组成电流源放电通路，当开关S2打开时，IN对电容C2进行充电，最终放电至VON；P型电流源IP、电容C1、电容C2、开关S3和N型电流源IN组成复位通路，当开关S3打开，强制电容C1和电容C2右端的电位VOP与VON相等。电容C1和电容C2为完全相同的两个电容。
如图2所示，为电流源充电和放电斜率图。
用SRP表示P型电流源IP的充电过程的斜率，SRN表示N型电流源IN的放电过程的斜率。P型电流源IP的充电过程中VOP点电压从GND逐渐升高。N型电流源IN的放电过程中VON点电压从VDD逐渐降低。
如图3所示，为电流源失配示意图。
在不考虑温度、电源电压、工艺偏差等非理想因素，P型电流源IP与N型电流源IN是匹配相等的，对电容C的充放电速度也一致，因此其理想的共模电压VCOM＝(VOP+VON)/2，处于SRP与SRN中间。
而实际情况中，由于上述这些非理想因素的影响，会造成P型电流源与N型电流源不匹配，因此对电容C1的充电和电容C2的放电速度不一致，从而导致SRP与SRN随时间的推移会发生偏移。在一个实施例中，假设充电速度大于放电速度，如图3所示，最终导致实际共模电平向上偏离理想的共模电平，随着时间的积累，偏离程度越来越大，而过大的共模偏差可能会导致信号超出合理的电压范围。因此，必须对电流源IP和IN进行失配矫正。
如图4所示，为本实用新型一个实施例提供的一种电流源校准装置电路图。
本实用新型一个实施例提供了一种电流源校准装置，包括：电流源充放电通路01、误差检测单元02和数字校准逻辑单元03。电流源充放电通路01，用于对校准电容进行充放电。误差检测单元02，用于检测校准电容充放电过程中的电路充电速率和放电速率，并产生误差结果。数字校准逻辑单元03，根据误差结果和时钟信号，产生控制信号；电流源充放电通路根据所述控制信号对电流源进行校准。
其中，电流源充放电通路01，包括：主P型电流源IP、P型电流源修调单元011、主N型电流源IN、N型电流源修调单元012、第一负载电容CL1、第二负载电容CL2、开关S1、开关S2、开关SP_en、开关SN_en和校准电容Ccal。主P型电流源IP输入端与电源相连，输出端与第一负载电容CL1一端连接，第一负载电容CL1另一端与开关S1相连；主N型电流源IN输出端与地相连，输入端与第二负载电容CL2一端连接，第二负载电容CL2另一端与开关S2相连；开关S1和开关S2共同与校准电容Ccal相连；P型电流源修调单元011并联在主P型电流源IP上，N型电流源修调单元012并联在主N型电流源IN上。其中，P型电流源修调单元由m bit P型电流源单元Ip1～Ipm和开关Sp1～Spm构成；N型电流源修调单元由m bit N型电流源单元In1～Inm和开关Sn1～Snm构成。
电流源充放电通路中的主P型电流源IP、开关SP_en和校准电容Ccal构成电流源充电通路，对电容Ccal的进行充电，此通路在过零检测模数转换器正常工作时打开。电流源充放电通路中的主N型电流源IN、开关SN_en和校准电容Ccal构成电流源放电通路，对所述电容Ccal进行放电，同样，此通路在过零检测模数转换器正常工作时打开。
电流源充放电通路中，m bit电流源修调单元可以为温度计码形式，也可以为二进制码形式。
误差检测单元中比较器A1和A0为同一比较器，并且比较器的失调误差不会对校准过程和校准结果造成影响。
其中，误差检测单元02包括：第一电阻R1、第二电阻R2、第三电阻R3、第一比较器A1、第二比较器A0和逻辑单元异或XOR；其中，第一电阻R1、第二电阻R2和第三电阻R3依次串联在电源和地之间，第一比较器A1和第二比较器A0的正端与校准电容Ccal正端相连，第一比较器A1负端接入第一电阻R1和第二电阻R2之间，第二比较器A0负端接入第二电阻R2和第三电阻R3之间；第一比较器A1和第二比较器A0通过对电源分压产生电压VREF1和VREF0作为比较器A1和A0的阈值电平；第一比较器A1和第二比较器A0产生的第一结果D1和第二结果D0输入逻辑单元异或XOR，产生误差结果。
其中，数字校准逻辑单元03对误差检测单元02产生的误差结果通过与时钟CLK进行处理产生m bit位控制逻辑，用于控制P型电流源修调单元011和N型电流源修调单元012中的开关的状态。
如图5所示，为根据本实用新型一个实施例提供的一种电流源校准波形示意图。
首先，将所有开关全部断开。闭合开关SP_en，主P型电流源IP对校准电容Ccal充电，校准电容Ccal的正端电压Vx从0增大到电源电压，当所述电压Vx增大到第二比较器A0的阈值电压VREF0时，第二比较器A0输出高电平1；当所述电压Vx增大到第一比较器A1的阈值电压VREF1时，第一比较器A1输出高电平1，直至充电完成。
此时比较器A1与A0的输出D1＝D0＝“0”，随着时间的推移，校准电容顶板电位VX从GND开始增大，当增大到比较器A0的阈值电压VREF0时，使比较器A0发生翻转，比较器的判决结果D0由“0”变为“1”，随着校准电容Ccal继续充电，当VX充电至VREF1时，比较器A1发生翻转，判决结果D1由“0”变为“1”，直至VX充电至VDD。
断开开关SP_en，闭合开关SN_en，主N型电流源IN对校准电容Ccal放电，校准电容Ccal的正端电压Vx从电源电压下降到0，当所述电压Vx下降到第一比较器A1的阈值电压VREF1时，第一比较器输出低电平0；当所述电压Vx下降到第二比较器A0的阈值电压VREF0时，第二比较器输出低电平0，直至放电完成。电容顶板电位VX的电压值由VDD开始，随着时间的推移，依次降到VREF1、VREF0、GND，直至放电结束，当VX<＝VREF1时，比较器A1翻转，输出结果D1由“1”变为“0”，当VX<＝VREF0时，比较器A0翻转，输出结果D0由“1”变为“0”。
逻辑单元异或XOR根据所述第一比较器A1和所述第二比较器A0的输出结果进行异或，产生误差结果Dcal。如果IP和IN电流源不匹配，对校准电容Ccal的充放电速度不一致，那么VX在VREF1到VREF0区间里对应的Dcal的脉冲宽度tP与tN不相等，tP与tN的宽度可以通过时钟CLK作为参考进行计数测量得到。
数字校准逻辑单元根据所述误差结果Dcal和时钟CLK进行处理产生m bit位控制逻辑，用于控制P型电流源修调单元和N型电流源修调单元中的开关的状态。
假设电流源对校准电容Ccal的充电速度比放电速度慢，也即是IP<IN，如图5所示，则tP>tN。然后由数字校准逻辑单元产生逻辑控制位对电流源修调单元进行控制，增大P型电流源，或者减小N型电流源。调整完电流源之后，再次进入上述电流源充放电过程，并以此重复上述过程，直到得到相等的脉冲宽度，即tP＝tN，至此P、N型电流源校准完成。
假设比较器A1和A0的失调电压分别为VOS1和VOS0，则实际的A1和A0的比较阈值分别为(VREF1+VOS1)和(VREF0+VOS0)，则有
ΔV＝(VREF1+VOS1)-(VREF0+VOS0)
由电容的电荷量
得到脉冲宽度tP与tN分别为：
那么有由此可见比较器的失配并不影响tP与tN，因此只需要得到准确的tP与tN，通过得到tP与tN的关系，就可以得到IP与IN之间的失配关系，然后分别IP对IN或做相应的调整，从而实现电流源的校准。
以上所述的具体实施方式，对本实用新型的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本实用新型的具体实施方式而已，并不用于限定本实用新型的保护范围，凡在本实用新型的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。
Claims (7)
1.一种电流源校准装置，其特征在于，包括：电流源充放电通路(01)、误差检测单元(02)和数字校准逻辑单元(03)；
所述电流源充放电通路(01)，用于对校准电容进行充放电；
所述误差检测单元(02)，用于检测所述校准电容充放电过程中的电路充电速率和放电速率，并产生误差结果；
所述数字校准逻辑单元(03)，根据所述误差结果和时钟信号，产生控制信号；所述电流源充放电通路根据所述控制信号对电流源进行校准。
2.根据权利要求1所述的装置，其特征在于，所述电流源充放电通路(01)，包括：主P型电流源IP、P型电流源修调单元(011)、主N型电流源IN、N型电流源修调单元(012)、第一负载电容CL1、第二负载电容CL2、开关S1、开关S2、开关SP_en、开关SN_en和校准电容Ccal；
所述主P型电流源IP输入端与电源相连，输出端与所述第一负载电容CL1一端连接，所述第一负载电容CL1另一端与开关S1相连；所述主N型电流源IN输出端与地相连，输入端与所述第二负载电容CL2一端连接，所述第二负载电容CL2另一端与开关S2相连；所述开关S1和开关S2共同与校准电容Ccal相连；所述P型电流源修调单元(011)并联在所述主P型电流源IP上，所述N型电流源修调单元(012)并联在所述主N型电流源IN上；
其中，所述P型电流源修调单元由m bit P型电流源单元Ip1～Ipm和开关Sp1～Spm构成；所述N型电流源修调单元由m bit N型电流源单元In1～Inm和开关Sn1～Snm构成。
3.根据权利要求1所述的装置，其特征在于，所述误差检测单元(02)包括：第一电阻R1、第二电阻R2、第三电阻R3、第一比较器A1、第二比较器A0和逻辑单元异或XOR；其中，第一电阻R1、第二电阻R2和第三电阻R3依次串联在电源和地之间，所述第一比较器A1和所述第二比较器A0的正端与所述校准电容Ccal正端相连，所述第一比较器A1负端接入所述第一电阻R1和第二电阻R2之间，所述第二比较器A0负端接入所述第二电阻R2和第三电阻R3之间；所述第一比较器A1和所述第二比较器A0通过对电源分压产生电压VREF1和VREF0作为比较器A1和A0的阈值电平；所述第一比较器A1和所述第二比较器A0产生的第一结果D1和第二结果D0输入所述逻辑单元异或XOR，产生误差结果。
4.根据权利要求1所述的装置，其特征在于，所述数字校准逻辑单元(03)对所述误差检测单元(02)产生的所述误差结果通过与时钟CLK进行处理产生m bit位控制逻辑，用于控制P型电流源修调单元(011)和N型电流源修调单元(012)中的开关的状态。
5.根据权利要求2所述的装置，其特征在于，所述P型电流源修调单元(011)和N型电流源修调单元(012)中m bit控制位是温度计码，即Ip1＝Ip2＝…＝Ipm，In1＝In2＝…＝Inm。
6.根据权利要求2所述的装置，其特征在于，所述P型电流源修调单元(011)和N型电流源修调单元(012)中m bit控制位是二进制码，即Ipm＝2*Ip(m-1)＝…＝2^(m-1)*Ip1，Inm＝2*In(m-1)＝…＝2^(m-1)*In1。
7.根据权利要求2所述的装置，其特征在于，电流源充放电通路中的主P型电流源IP、开关SP_en和校准电容Ccal构成电流源充电通路，对电容Ccal的进行充电；
电流源充放电通路中的主N型电流源IN、开关SN_en和校准电容Ccal构成电流源放电通路，对所述电容Ccal进行放电。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201721513311.3U CN207339816U (zh) | 2017-11-13 | 2017-11-13 | 一种电流源校准装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201721513311.3U CN207339816U (zh) | 2017-11-13 | 2017-11-13 | 一种电流源校准装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN207339816U true CN207339816U (zh) | 2018-05-08 |
Family
ID=62427788
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201721513311.3U Withdrawn - After Issue CN207339816U (zh) | 2017-11-13 | 2017-11-13 | 一种电流源校准装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN207339816U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107733433A (zh) * | 2017-11-13 | 2018-02-23 | 英特格灵芯片(天津)有限公司 | 一种电流源校准装置及方法 |
-
2017
- 2017-11-13 CN CN201721513311.3U patent/CN207339816U/zh not_active Withdrawn - After Issue
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107733433A (zh) * | 2017-11-13 | 2018-02-23 | 英特格灵芯片(天津)有限公司 | 一种电流源校准装置及方法 |
| CN107733433B (zh) * | 2017-11-13 | 2024-02-20 | 四川易冲科技有限公司 | 一种电流源校准装置及方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106130557B (zh) | 一种比较器失调电压自校正电路 | |
| TWI470939B (zh) | 類比至數位轉換器及其相關之校準比較器 | |
| CN105306059B (zh) | 一种逐次逼近模数转换器装置 | |
| CN103518329A (zh) | 预充电电容数模转换器 | |
| CN206164507U (zh) | 一种具有分段电容阵列的逐次逼近型模数转换器 | |
| CN103580691B (zh) | 对失调误差和电容失配误差动态补偿的流水线adc子级电路 | |
| CN103532553B (zh) | 基于循环时间数字转换器的时域adc | |
| CN103595412B (zh) | 低功耗小面积的电容阵列及其复位方法和逻辑控制方法 | |
| TWI644518B (zh) | 電荷補償電路和類比數位轉換器 | |
| CN104283558A (zh) | 高速比较器直流失调数字辅助自校准系统及控制方法 | |
| US7737774B2 (en) | Electronic circuit with compensation of intrinsic offset of differential pairs | |
| CN105991135A (zh) | 放大电路及管线型模拟/数字变换电路 | |
| CN106921391A (zh) | 系统级误差校正sar模拟数字转换器 | |
| CN110034762A (zh) | 一种采样频率可调的模数转换器 | |
| CN107733433A (zh) | 一种电流源校准装置及方法 | |
| CN207339816U (zh) | 一种电流源校准装置 | |
| CN109586696A (zh) | 用于动态比较器的失调电压校正电路 | |
| CN104901679B (zh) | 一种输入检测电路 | |
| CN101789789B (zh) | 一种参考电压产生电路 | |
| CN104135291B (zh) | 一种以脉冲充电形式实现的连续接近式寄存器模数转换器 | |
| CN110235372A (zh) | 一种具有降低回扫噪声的双倍数据速率时间内插量化器 | |
| CN115694491A (zh) | 阵列级动态比较器的全局失调校准方法及电路 | |
| CN112881775B (zh) | 一种低功耗高分辨率电容测量电路 | |
| CN203554417U (zh) | Sar adc电路及电子设备 | |
| CN206211981U (zh) | 一种基于单调性电容开关的模数转换器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20210423 Address after: No.1, floor 4, building 10, No.303, group 3, liangfengding village, Zhengxing Town, Tianfu New District, Chengdu, Sichuan 610000 Patentee after: Sichuan Yichong Technology Co.,Ltd. Address before: 300457, Tianjin Binhai New Area, Tianjin Development Zone, No. 19 West Ring Road, TEDA service outsourcing Garden No. 2701-1 building, room 2 Patentee before: INTERNATIONAL GREEN CHIP (TIANJIN) Co.,Ltd. |
|
| AV01 | Patent right actively abandoned | ||
| AV01 | Patent right actively abandoned | ||
| AV01 | Patent right actively abandoned |
Granted publication date: 20180508 Effective date of abandoning: 20240220 |
|
| AV01 | Patent right actively abandoned |
Granted publication date: 20180508 Effective date of abandoning: 20240220 |