CN206993487U - 一种晶片被动元件的组合结构 - Google Patents
一种晶片被动元件的组合结构 Download PDFInfo
- Publication number
- CN206993487U CN206993487U CN201720930543.2U CN201720930543U CN206993487U CN 206993487 U CN206993487 U CN 206993487U CN 201720930543 U CN201720930543 U CN 201720930543U CN 206993487 U CN206993487 U CN 206993487U
- Authority
- CN
- China
- Prior art keywords
- passive
- passive device
- chip
- component
- passive component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
本实用新型公开了一种晶片被动元件的组合结构,其特征在于:包括第一被动元件及至少一个片式第二被动元件,所述第一被动元件为第二被动元件的载体,所述第二被动元件通过印刷的方式嵌于所述第一被动元件与PCB板电性连接的一侧面上,所述第二被动元件嵌于所述第一被动元件的对角中心线上,所述第一被动组件的两个外电极对称分布于对角中心线端部,所述第二被动组件的两个端电极与所述第一被动组件的两个外电极呈交叉布置。本实用新型通过将第二被动元件印刷于第一被动元件上,实现两元件的叠加组合,节省了电路板的占用面积,缩短客户上板打件的时间。
Description
技术领域
本实用新型涉及一种被动元件,尤其涉及一种晶片被动元件的组合结构。
背景技术
随着科技的进步,电子装置朝向轻薄短小发展已是趋势所驱,因此,安装于电子装置的印刷集成电路板上的各式电子元件也须跟着改变。一般来说,印刷集成电路板上最常见的电子元件为例如晶片电阻、晶片电容,或晶片电感等被动元件。
一般是将不同的被动元件彼此以串并联方式堆叠结合,或是将被动元件以嵌入式印刷集成电路板的导入使用,以减少被动元件占用印刷集成电路板的空间。然而,对于相互串并联堆叠结合的被动元件来说,其串并联架构在设计时已决定,因此,整体适用性已预先被限定,而无法由印刷集成电路板的设计来决定其为并联或是串联的电路,在使用上具有局限性。而对于嵌入式印刷集成电路板的使用来说,当嵌入式被动元件损坏时,不仅无法单一更换损坏的被动元件,还会影响整体印刷集成电路板的运作,而需更换整块印刷集成电路板。
针对上述问题,本技术领域的技术人员开发了堆叠式被动元件整合装置,如中国实用新型专利公开的CN204732406U,包括一基座2、一第一被动元件3,及一第二被动元件4。第一被动元件3通过基座2、穿孔23、电性连通线路24(241、243、242)、焊锡200连接至电路板100,通过该穿孔23、电性连通线路24,及电极层41的配合,从而使该第一被动元件3与该第二被动元件4可分别对该印刷集成电路板100独立运作,此一设计不仅有效缩小元件体积并提升印刷集成电路板100的积集性,且该堆叠型被动元件整合装置20让该第一被动元件3与该第二被动元件4独立运作的设计,还能利于后续各自串联或并联其他被动元件,而不易因该堆叠型被动元件整合装置20的其中一个被动元件的损坏而影响整体装置的良率。
然而,上述结构虽然能解决占用印刷电路板面积等问题,但其本身结构较为复杂,需要基座作为第一、第二被动元件的载体,再需要开孔后使上方的第一被动元件可连通电路板,一方面加工工艺繁琐,另一方面连通性能将受到加工工艺的影响,降低良品率。
发明内容
本实用新型目的是提供一种晶片被动元件的组合结构,通过结构的改良,简化结构及生产工艺,提升良品率及加工效率,降低了生产成本。
为达到上述目的,本实用新型采用的技术方案是:一种晶片被动元件的组合结构,包括第一被动元件及至少一个片式第二被动组件,所述第一被动组件为第二被动组件的载体,所述第二被动组件通过印刷的方式嵌于所述第一被动组件与PCB板电性连接的一侧面上,所述第二被动组件嵌于所述第一被动组件的对角中心线上,所述第一被动组件的两个外电极对称分布于对角中心线端部,所述第二被动组件的两个端电极与所述第一被动组件的两个外电极呈交叉布置。
上述技术方案中,所述第一被动元件为晶片电容或电感,所述第二被动元件为晶片电阻。
进一步的技术方案是,所述第一被动元件为多层陶瓷基片构成的多层陶瓷电容,所述第二被动元件为片式电阻、片式压敏电阻、片式静电阻抗器中的一种或多种。
上述技术方案中,所述第一被动元件与第二被动元件分别通过焊锡与所述PCB板电性连接。
由于上述技术方案运用,本发明与现有技术相比具有下列优点:
1.本实用新型中以一被动元件作为载体,另一被动元件以印刷的方式嵌于载体上,形成多个被动元件的组合结构,且相互之间无干涉,独立运行,与以往的结构相比较,由于载体为被动元件本身,省去了基座、穿孔等结构,简化了加工工艺,降低生产成本,提升产品的良品率;
2、将任意两种被动元件组合起来,节省了占用PCB板的面积,有利于客户对产品的集成;
3、由于第一被动元件采用现有产品,无需另外加工,因此简化了制作工艺,缩短了加工时间,有效提高了生产效率。
附图说明
图1是本实用新型背景技术的使用状态示意图;
图2是本实用新型实施例一的加工过程示意图;
图3是本实用新型实施例一中第一、第二被动元件与PCB板电连接的电极端分布示意图。
其中:20、堆叠型被动元件整合装置;2、基座;3、第一被动元件;4、第二被动元件;23、穿孔;24、电性连通线路(241、243、242);200、焊锡;100、连接至电路板;
10、第一被动元件;11、第二被动元件;12、PCB板;13、陶瓷介质膜片;14、陶瓷晶片;15、外电极;16、焊垫;18、侧面;111、端电极;112、焊垫。
具体实施方式
下面结合附图及实施例对本实用新型作进一步描述:
实施例一:参见图2、3所示,一种晶片被动元件的组合结构,包括第一被动元件10及一个片式第二被动元件11,所述第一被动元件10为第二被动元件11的载体,所述第二被动元件11通过印刷的方式嵌于所述第一被动元件10与PCB板12电性连接的一侧面18上,所述第一被动组件10与第二被动组件11分别通过焊锡可与所述PCB板12电性连接。
在本实施例中,所述第一被动组件10较佳为多层陶瓷基片构成的多层陶瓷电容(MLCC),所述第二被动组件11较佳为片式电阻(Rchip),如图2所示,所述第二被动组件11嵌于所述第一被动组件10的侧面18的对角中心线上,所述第一被动组件10的两个外电极15对称分布于对角中心线端部,所述第二被动组件11的两个端电极111与第一被动组件10的外电极15呈交叉布置。
上述实施例中,所述第一被动组件10是由印好电极(内电极)的陶瓷介质膜片13以错位的方式叠合起来,经过一次性高温烧结形成陶瓷晶片14,再在陶瓷晶片14的角端部封上金属层(外电极15),所述第二被动组件11为印刷于第一被动组件10上,印刷方式采用的是现有网版印刷技术,将第二被动组件11以网印手段形成在一块绝缘基板(第一被动组件10)上,从而实现如图2所示的电极分布方式,即两角端部形成有第一被动组件10(例如多层陶瓷电容)的外电极15,另外两角端部形成有第二被动组件11(例如片式电阻)的端电极111,以形成电极端的交叉布置,使用时,第一被动组件10的两个外电极15及第二被动组件11的两个端电极111可通过焊锡(图未示)直接与PCB板12上对应外电极15及端电极111的焊垫16及焊垫112电性连接。
另外,本实用新型中的载体(第一被动组件10)不限定于实施例一中的多层陶瓷电容(MLCC),嵌于载体上的第二被动组件11也不限于片式电阻(Rchip),两者可以是各种被动组件之间的组合搭配,如MLCC+MLV(片式压敏电阻)、MLCC+ESD.Rchip(静电阻抗器)+MLV等等,根据客户实际需要,组合相应的被动组件,构成需要的产品。
Claims (4)
1.一种晶片被动元件的组合结构,其特征在于:包括第一被动元件及至少一个片式第二被动组件,所述第一被动组件为第二被动组件的载体,所述第二被动组件通过印刷的方式嵌于所述第一被动组件与PCB板电性连接的一侧面上,所述第二被动组件嵌于所述第一被动组件的对角中心线上,所述第一被动组件的两个外电极对称分布于对角中心线端部,所述第二被动组件的两个端电极与所述第一被动组件的两个外电极呈交叉布置。
2.根据权利要求1所述的晶片被动元件的组合结构,其特征在于:所述第一被动元件为晶片电容或电感,所述第二被动元件为晶片电阻。
3.根据权利要求2所述的晶片被动元件的组合结构,其特征在于:所述第一被动元件为多层陶瓷基片构成的多层陶瓷电容,所述第二被动元件为片式电阻、片式压敏电阻、片式静电阻抗器中的一种或多种。
4.根据权利要求1所述的晶片被动元件的组合结构,其特征在于:所述第一被动元件与第二被动元件分别通过焊锡与所述PCB板电性连接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201720930543.2U CN206993487U (zh) | 2017-07-28 | 2017-07-28 | 一种晶片被动元件的组合结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201720930543.2U CN206993487U (zh) | 2017-07-28 | 2017-07-28 | 一种晶片被动元件的组合结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN206993487U true CN206993487U (zh) | 2018-02-09 |
Family
ID=61417457
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201720930543.2U Active CN206993487U (zh) | 2017-07-28 | 2017-07-28 | 一种晶片被动元件的组合结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN206993487U (zh) |
-
2017
- 2017-07-28 CN CN201720930543.2U patent/CN206993487U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI405322B (zh) | 內藏電容基板模組 | |
US9013892B2 (en) | Chip stacking structure | |
CN105122443B (zh) | 高频元件及具备其的高频模块 | |
KR100843434B1 (ko) | 적층형 칩 커패시터 | |
US7430107B2 (en) | Monolithic capacitor, circuit board, and circuit module | |
JP2014220520A (ja) | 積層セラミックキャパシタ | |
JP2002025856A (ja) | 積層コンデンサ及び半導体装置並びに電子回路基板 | |
JP2002260959A (ja) | 積層コンデンサとその製造方法およびこのコンデンサを用いた半導体装置、電子回路基板 | |
CN105846032B (zh) | 一种低损耗交叉叠层式ltcc威尔金森功分器 | |
CN102986313A (zh) | 部件内置布线基板 | |
TW200943519A (en) | Improved methods of mid-frequency decoupling | |
CN206471231U (zh) | 具有多个端电极的积层电容器 | |
US9013893B2 (en) | Embedded capacitor module | |
CN206993487U (zh) | 一种晶片被动元件的组合结构 | |
KR20090050664A (ko) | 다층 세라믹 콘덴서의 제조 방법 | |
CN206992112U (zh) | 一种堆叠式被动组件组合结构 | |
CN104112593B (zh) | 多层陶瓷电容器及其安装板 | |
CN104221103B (zh) | 层叠型元件及其制造方法 | |
MY126602A (en) | Electronic device and manufacture thereof | |
JP5085874B2 (ja) | 複合回路部品およびこれを備える半導体装置 | |
JP2001068583A (ja) | 半導体装置 | |
US20110090660A1 (en) | Printed circuit board | |
CN106952886A (zh) | 一种射频芯片封装结构 | |
CN208638791U (zh) | 射频开关 | |
CN207458768U (zh) | 高频电容阵列电路板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |