CN206564251U - 具有凸块保护结构的倒装芯片 - Google Patents

具有凸块保护结构的倒装芯片 Download PDF

Info

Publication number
CN206564251U
CN206564251U CN201720282131.2U CN201720282131U CN206564251U CN 206564251 U CN206564251 U CN 206564251U CN 201720282131 U CN201720282131 U CN 201720282131U CN 206564251 U CN206564251 U CN 206564251U
Authority
CN
China
Prior art keywords
projection
chip
flip
protection structure
articulamentum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201720282131.2U
Other languages
English (en)
Inventor
吴政达
林正忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SJ Semiconductor Jiangyin Corp
Original Assignee
SJ Semiconductor Jiangyin Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SJ Semiconductor Jiangyin Corp filed Critical SJ Semiconductor Jiangyin Corp
Priority to CN201720282131.2U priority Critical patent/CN206564251U/zh
Application granted granted Critical
Publication of CN206564251U publication Critical patent/CN206564251U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本实用新型提供一种具有凸块保护结构的倒装芯片，其中，所述具有凸块保护结构的倒装芯片至少包括：芯片；形成于所述芯片上表面的连接层；形成于所述连接层上的凸块，且所述凸块通过所述连接层实现与所述芯片的电性连接；以及形成于所述连接层上表面且包围部分凸块的钝化层，从而形成凸块保护结构。本实用新型通过在芯片表面增设围住凸块的钝化层，从而形成凸块保护结构，能够有效保护和固定凸块，增强凸块的强度，防止应力较大时造成凸块裂缝等问题而引起凸块失效。同时，本实用新型由于采用钝化层保护凸块，在制备倒装芯片的后段制程中，省略了粘贴和去除保护膜等步骤，工艺更简单，并进一步节约了成本。

Description

具有凸块保护结构的倒装芯片
技术领域
本实用新型涉及半导体封装技术领域，特别是涉及一种具有凸块保护结构的倒装芯片。
背景技术
倒装芯片(Flip Chip)封装技术是当今半导体封装技术的发展方向。在MPU、FPGA、应用处理器、高速内存和无线设备等先进半导体中，倒装芯片是应用最广泛的封装技术。由于其具有性能优越、形状因子小和成本合理等特点，自2000年初以来，倒装芯片封装技术便开始迅猛发展，而且未来还将应用于更多的设备之中。以往的一级封装技术都是将芯片的有源区面朝上，背对基板粘贴后键合(引线键合和载带自动键合TAB)，而倒装芯片封装技术则是将芯片有源区面对基板进行键合。倒装芯片封装技术的特点是在芯片和基板上分别制备焊盘，然后面对面键合。倒装芯片封装技术可以利用芯片上所有面积来获得I/O端，晶圆片利用效率得到极大提高，它能提供最高的封装密度、最高的I/O数和最小的封装外形。利用倒装芯片封装技术，引线可以做到最短，电抗最小，可以获得最高的工作频率和最小的噪声。
实现倒装芯片封装技术，凸块的形成是其工艺过程的关键。凸块的作用是充当芯片与基板之间的机械互连和电互连，有时还起到热互连的作用。凸块制作技术的种类很多，如蒸发沉积法、印刷法、钉头凸块法、钎料传送法、电镀法等。电镀法由于成本较低目前已是凸块制作的常用工艺。对现有技术电镀凸块工艺而言，金属种子层材料要溅射在整个晶圆片的表面上，然后淀积光刻胶，并用光刻的方法在芯片键合点上形成开口。然后将凸块材料电镀到晶圆片上并包含在光刻胶的开口中，再使其回流。其后将光刻胶剥离，并对曝光的金属种子层材料进行刻蚀，得到最终的凸块。不难发现，由于凸块具有优良的电性能和热特性、较低的电阻和电容率、较低的热阻以及良好的抗电迁移性，并且不受焊盘尺寸的限制，适于批量生产，并可大大减小封装尺寸和重量，因此凸块常应用于细间距的连接。然而，在实现倒装芯片封装技术时，由于材料具有热胀冷缩特性，在温度作用下会发生体积变化，产生应变，当封装结构的应变受到各组成部分之间热膨胀系数差异的影响不能自由发展时，就会产生应力，若凸块的强度不足，应力较大时往往会造成凸块裂缝等问题而引起凸块失效。
此外，在制备倒装芯片的后段制程中，对于形成凸块后的晶圆片，需要先在晶圆片的正面(即有源区面)粘贴保护膜，然后根据实际需要的芯片厚度对晶圆片的背面进行研磨和激光打标。随后去除保护膜，对晶圆片进行切割分片，形成若干个具有凸块的芯片，用于倒装芯片封装。不难发现，该段制程的工艺较复杂，并且成本较高。
因此，如何提供更强的凸块强度，以避免应力较大时造成凸块失效，同时简化制备倒装芯片的后段制程，是亟待解决的问题。
发明内容
鉴于以上所述现有技术的缺点，本实用新型的目的在于提供一种具有凸块保护结构的倒装芯片，用于解决现有技术中由于凸块的强度不足，应力较大时易造成凸块失效的问题，以及制备导致芯片的后段制程工艺较复杂，成本较高的问题。
为实现上述目的及其他相关目的，本实用新型提供一种具有凸块保护结构的倒装芯片，其中，所述具有凸块保护结构的倒装芯片至少包括：
芯片；
形成于所述芯片上表面的连接层；
形成于所述连接层上的凸块，且所述凸块通过所述连接层实现与所述芯片的电性连接；以及
形成于所述连接层上表面且包围部分凸块的钝化层，从而形成凸块保护结构。
优选地，所述连接层至少包括：
形成于所述芯片上表面的多个焊盘；
覆盖于所述芯片上表面以及每个焊盘两端的介质层；以及
形成于所述介质层上表面的绝缘层。
优选地，所述凸块形成于每个焊盘的上表面并覆盖部分绝缘层，且所述凸块通过所述焊盘实现与所述芯片的电性连接。
优选地，所述凸块至少包括：
形成于每个焊盘上表面且覆盖部分绝缘层的金属柱；以及
形成于所述金属柱上表面的金属帽。
优选地，所述钝化层包围所述金属柱。
优选地，所述金属柱采用Cu或Ni金属材料。
优选地，所述金属帽采用锡、铜、镍、银锡铜合金或者锡基合金中的一种材料。
优选地，所述介质层采用低k介电材料。
如上所述，本实用新型的具有凸块保护结构的倒装芯片，具有以下有益效果：本实用新型通过在芯片表面增设围住凸块的钝化层，从而形成凸块保护结构，能够有效保护和固定凸块，增强凸块的强度，防止应力较大时造成凸块裂缝等问题而引起凸块失效。同时，本实用新型由于采用钝化层保护凸块，在制备倒装芯片的后段制程中，省略了粘贴和去除保护膜等步骤，工艺更简单，并进一步节约了成本。
附图说明
图1显示为本实用新型第一实施方式的具有凸块保护结构的倒装芯片示意图。
图2显示为本实用新型第二实施方式的具有凸块保护结构的倒装芯片的制备方法的流程示意图。
图3-图13显示为本实用新型第二实施方式的具有凸块保护结构的倒装芯片的制备方法中各步骤所呈现的结构示意图。
元件标号说明
10 晶圆片
100 芯片
200 连接层
201 焊盘
202 介质层
203 绝缘层
300 金属种子层
400 光刻掩膜层
500 凸块
501 金属柱
502 金属帽
600 钝化层材料
601 钝化层
S1～S7 步骤
具体实施方式
以下通过特定的具体实例说明本实用新型的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本实用新型的其他优点与功效。本实用新型还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本实用新型的精神下进行各种修饰或改变。
请参阅图1，本实用新型第一实施方式涉及一种具有凸块保护结构的倒装芯片。需要说明的是，本实施例中所提供的图示仅以示意方式说明本实用新型的基本构想，遂图式中仅显示与本实用新型中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图1所示，本实施方式的具有凸块保护结构的倒装芯片至少包括：
芯片100；
形成于芯片100上表面的连接层200；
形成于连接层200上的凸块500，且凸块500通过连接层200实现与芯片100的电性连接；以及
形成于连接层200上表面且包围部分凸块500的钝化层601，从而形成凸块保护结构。
在本实施方式中，连接层200至少包括：
形成于芯片100上表面的多个焊盘201；
覆盖于芯片100上表面以及每个焊盘201两端的介质层202；以及
形成于介质层202上表面的绝缘层203。
在本实施方式中，凸块500形成于每个焊盘201的上表面并覆盖部分绝缘层203，且凸块500通过焊盘201实现与芯片100的电性连接。
在本实施方式中，凸块500至少包括：
形成于每个焊盘201上表面且覆盖部分绝缘层203的金属柱501；以及
形成于金属柱501上表面的金属帽502。
在本实施方式中，钝化层601适于通过包围部分凸块500形成相应的开孔，凸块500的一部分暴露在开孔外，另一部分位于开孔内，且位于开孔周围的部分钝化层601与凸块500紧密贴合，形成如图1所呈现的结构。由于与凸块500贴合处的部分钝化层601紧密包围凸块500，因此钝化层601能够有效保护和固定凸块500，增强凸块500的强度，防止应力较大时造成凸块500裂缝等问题而引起凸块失效。作为一个优选的方案，钝化层601包围金属柱501，即：位于开孔周围的部分钝化层601包围凸块500所包含的金属柱501，并紧密贴合在金属柱501的外壁上，这样一来，一方面完全暴露金属帽502，不会影响金属帽502与外部基板键合，另一方面钝化层601全面包围金属柱601，能够为凸块500提供更好的支撑力，从而提高凸块500的强度，使凸块500更稳固，防失效效果也更好。当然，在其他的实施方式中，钝化层601也可以仅包围部分金属柱501。
作为示例，金属柱501可以采用Cu或Ni金属材料。其中，金属柱501优选采用Cu柱。
作为示例，金属帽502可以采用锡、铜、镍、银锡铜合金或者锡基合金中的一种材料，包括但不限于此。
在本实施方式中，介质层202采用低k介电材料。作为示例，介质层202可以采用环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃及含氟玻璃中的一种材料。
作为示例，绝缘层203可以采用二氧化硅或者PET等材料。
另外，需要解释的是，虽然图1所示的结构示意图中仅包括两个焊盘201、两个凸块500，但图1仅为为了具体解释凸块保护结构所绘制的简易示意图，实际上，本实施方式的具有凸块保护结构的倒装芯片可以包含多个焊盘201、多个凸块500，并不以图1所示的结构示意图为限制。
本实施方式的具有凸块保护结构的倒装芯片，通过在芯片100表面增设围住凸块500的钝化层601，从而形成凸块保护结构，能够有效保护和固定凸块500，增强凸块500的强度，防止应力较大时造成凸块500裂缝等问题而引起凸块500失效。
请参阅图2-图13，本实用新型的第二实施方式涉及一种具有凸块保护结构的倒装芯片的制备方法，用于制备本实用新型第一实施方式所涉及的具有凸块保护结构的倒装芯片。
如图2所示，本实施方式的具有凸块保护结构的倒装芯片的制备方法至少包括如下步骤：
步骤S1，提供一晶圆片10，晶圆片10至少包括若干个芯片100。
步骤S2，于晶圆片10的上表面形成覆盖所有芯片100上表面的连接层200，如图3所示。
在本实施方式中，步骤S2的具体方法为：
步骤S201，于晶圆片10的上表面形成多个焊盘201，如图3所示。
步骤S202，于晶圆片10的上表面形成覆盖所有芯片100上表面以及每个焊盘201两端的介质层202，如图3所示。
步骤S203，于介质层202的上表面形成绝缘层203，从而得到连接层200，如图3所示。
在本实施方式中，介质层202采用低k介电材料。作为示例，介质层202可以采用环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃及含氟玻璃中的一种材料。
作为示例，绝缘层203可以采用二氧化硅或者PET等材料。
步骤S3，于连接层200上形成凸块500，且凸块500通过连接层200实现与芯片100的电性连接，如图4-图9所示。
在步骤S3中，凸块500形成于每个焊盘201的上表面并覆盖部分绝缘层203，且凸块500通过焊盘201实现与芯片100的电性连接。其中，步骤S3的具体方法为：
步骤S301，于绝缘层203和焊盘201的上表面形成金属种子层300，如图4所示。
步骤S302，于金属种子层300上形成具有开口的光刻掩膜层400，开口暴露焊盘201及部分绝缘层203上方的金属种子层300，如图5所示。
步骤S303，于开口内的金属种子层300上形成金属柱501，如图6所示。
步骤S304，于金属柱501的上表面形成金属帽502，如图7和图8所示，首先在金属柱501的上表面形成金属帽材料，使其回流后形成金属帽502。
步骤S305，去除光刻掩膜层400及其下方的金属种子层300，以形成由金属柱501和金属帽502组成的凸块，如图9所示。
作为示例，在形成金属柱501时，可以采用电镀的方法在开口内的金属种子层300上形成金属柱501。
作为示例，金属柱501可以采用Cu或Ni金属材料。其中，金属柱501优选采用Cu柱。
作为示例，金属帽502可以采用锡、铜、镍、银锡铜合金或者锡基合金中的一种材料，包括但不限于此。
步骤S4，于连接层200的上表面形成包围部分凸块500的钝化层601，如图10-图12所示。
在本实施方式中，步骤S4的具体方法为：
步骤S401，于连接层200的上表面形成包裹凸块500的钝化层材料600，如图10所示。
步骤S402，根据实际需要的芯片100厚度对晶圆片10的下表面进行研磨，如图11所示。
步骤S403，对钝化层材料600的上表面进行研磨，直至暴露部分凸块500，从而形成包围部分凸块500的钝化层601，如图12所示。
步骤S5，对形成钝化层601后的晶圆片10进行切割分片，以形成若干个具有凸块保护结构的倒装芯片，如图13所示。在本实施方式中，切割采用激光切割工艺，火焰切割工艺或者等离子切割工艺，优选切割采用激光切割工艺。
由上可见，本实施方式的具有凸块保护结构的倒装芯片的制备方法通过上述步骤S1～步骤S5实现了对具有凸块保护结构的倒装芯片的制备。其中，钝化层601在包围部分凸块500时形成相应的开孔，凸块500的一部分暴露在开孔外，另一部分位于开孔内，且位于开孔周围的部分钝化层601与凸块500紧密贴合，形成如图1所呈现的结构。由于与凸块500贴合处的部分钝化层601紧密包围凸块500，因此钝化层601能够有效保护和固定凸块500，增强凸块500的强度，防止应力较大时造成凸块500裂缝等问题而引起凸块失效。作为一个优选的方案，所述钝化层601包围所述金属柱501，即：位于开孔周围的部分钝化层601包围凸块500所包含的金属柱501，并紧密贴合在金属柱501的外壁上，这样一来，一方面完全暴露金属帽502，不会影响金属帽502与外部基板键合，另一方面钝化层601全面包围金属柱601，能够为凸块500提供更好的支撑力，从而提高凸块500的强度，使凸块500更稳固，防失效效果也更好。当然，在其他的实施方式中，所述钝化层601也可以仅包围部分金属柱501。
本实施方式的具有凸块保护结构的倒装芯片的制备方法，能够同时制备若干个本实用新型第一实施方式所涉及的具有凸块保护结构的倒装芯片，工艺简单，成本低；同时，由于采用钝化层601保护凸块，在制备倒装芯片的后段制程中，省略了粘贴和去除保护膜等步骤，工艺更简单，并进一步节约了成本。
上面各种方法的步骤划分，只是为了描述清楚，实现时可以合并为一个步骤或者对某些步骤进行拆分，分解为多个步骤，只要包含相同的逻辑关系，都在本专利的保护范围内；对算法中或者流程中添加无关紧要的修改或者引入无关紧要的设计，但不改变其算法和流程的核心设计都在该专利的保护范围内。
综上所述，本实用新型的具有凸块保护结构的倒装芯片，具有以下有益效果：本实用新型通过在芯片表面增设围住凸块的钝化层，从而形成凸块保护结构，能够有效保护和固定凸块，增强凸块的强度，防止应力较大时造成凸块裂缝等问题而引起凸块失效。同时，本实用新型由于采用钝化层保护凸块，在制备倒装芯片的后段制程中，省略了粘贴和去除保护膜等步骤，工艺更简单，并进一步节约了成本。所以，本实用新型有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本实用新型的原理及其功效，而非用于限制本实用新型。任何熟悉此技术的人士皆可在不违背本实用新型的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本实用新型所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本实用新型的权利要求所涵盖。

Claims (8)

1.一种具有凸块保护结构的倒装芯片，其特征在于，所述具有凸块保护结构的倒装芯片至少包括：
芯片；
形成于所述芯片上表面的连接层；
形成于所述连接层上的凸块，且所述凸块通过所述连接层实现与所述芯片的电性连接；以及
形成于所述连接层上表面且包围部分凸块的钝化层，从而形成凸块保护结构。
2.根据权利要求1所述的具有凸块保护结构的倒装芯片，其特征在于，所述连接层至少包括：
形成于所述芯片上表面的多个焊盘；
覆盖于所述芯片上表面以及每个焊盘两端的介质层；以及
形成于所述介质层上表面的绝缘层。
3.根据权利要求2所述的具有凸块保护结构的倒装芯片，其特征在于，所述凸块形成于每个焊盘的上表面并覆盖部分绝缘层，且所述凸块通过所述焊盘实现与所述芯片的电性连接。
4.根据权利要求3所述的具有凸块保护结构的倒装芯片，其特征在于，所述凸块至少包括：
形成于每个焊盘上表面且覆盖部分绝缘层的金属柱；以及
形成于所述金属柱上表面的金属帽。
5.根据权利要求4所述的具有凸块保护结构的倒装芯片，其特征在于，所述钝化层包围所述金属柱。
6.根据权利要求4所述的具有凸块保护结构的倒装芯片，其特征在于，所述金属柱采用Cu或Ni金属材料。
7.根据权利要求4所述的具有凸块保护结构的倒装芯片，其特征在于，所述金属帽采用锡、铜、镍、银锡铜合金或者锡基合金中的一种材料。
8.根据权利要求2所述的具有凸块保护结构的倒装芯片，其特征在于，所述介质层采用低k介电材料。
CN201720282131.2U 2017-03-22 2017-03-22 具有凸块保护结构的倒装芯片 Active CN206564251U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201720282131.2U CN206564251U (zh) 2017-03-22 2017-03-22 具有凸块保护结构的倒装芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201720282131.2U CN206564251U (zh) 2017-03-22 2017-03-22 具有凸块保护结构的倒装芯片

Publications (1)

Publication Number Publication Date
CN206564251U true CN206564251U (zh) 2017-10-17

Family

ID=60033032

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201720282131.2U Active CN206564251U (zh) 2017-03-22 2017-03-22 具有凸块保护结构的倒装芯片

Country Status (1)

Country Link
CN (1) CN206564251U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106816422A (zh) * 2017-03-22 2017-06-09 中芯长电半导体（江阴）有限公司 具有凸块保护结构的倒装芯片及其制备方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106816422A (zh) * 2017-03-22 2017-06-09 中芯长电半导体（江阴）有限公司 具有凸块保护结构的倒装芯片及其制备方法

Similar Documents

Publication Publication Date Title
CN100470742C (zh) 芯片尺寸封装的结构与其形成方法
CN100593232C (zh) 制造倒装芯片器件的结构和方法
CN103515362B (zh) 堆叠式封装器件和封装半导体管芯的方法
CN102315188B (zh) 半导体管芯与导电柱的形成方法
CN102222647B (zh) 半导体裸片及形成导电元件的方法
CN100382304C (zh) 半导体装置及其制造方法
CN1728370A (zh) 制备集成电路芯片的方法及所形成的晶片和芯片
KR101605600B1 (ko) 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스
CN102496580B (zh) 一种焊料凸点的形成方法
CN103378049B (zh) 用于ic封装的应力减小结构
CN102456650A (zh) 半导体基板的导电结构以及其制造方法
KR100842921B1 (ko) 반도체 패키지의 제조 방법
CN105448755A (zh) 一种铜柱凸点的封装方法及封装结构
CN102543766A (zh) 一种柱状凸点封装工艺
CN102543898A (zh) 一种柱状凸点封装结构
CN206564251U (zh) 具有凸块保护结构的倒装芯片
TWI761117B (zh) 電感器、半導體元件及其製造方法
US20100155937A1 (en) Wafer structure with conductive bumps and fabrication method thereof
CN104064545A (zh) 半导体封装结构
CN106816422A (zh) 具有凸块保护结构的倒装芯片及其制备方法
CN103887187B (zh) 半导体封装结构的形成方法
CN202473869U (zh) 一种柱状凸点封装结构
CN102496603A (zh) 一种芯片级封装结构
US11798885B2 (en) Method of fabricating copper pillar bump structure with solder supporting barrier
WO2021103489A1 (zh) 半导体结构及其制造方法

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: No.78 Changshan Avenue, Jiangyin City, Wuxi City, Jiangsu Province (place of business: No.9 Dongsheng West Road, Jiangyin City)

Patentee after: Shenghejing micro semiconductor (Jiangyin) Co.,Ltd.

Address before: No.78 Changshan Avenue, Jiangyin City, Wuxi City, Jiangsu Province

Patentee before: SJ Semiconductor (Jiangyin) Corp.