CN206490065U - 一种防噪声保护环 - Google Patents
一种防噪声保护环 Download PDFInfo
- Publication number
- CN206490065U CN206490065U CN201720194893.7U CN201720194893U CN206490065U CN 206490065 U CN206490065 U CN 206490065U CN 201720194893 U CN201720194893 U CN 201720194893U CN 206490065 U CN206490065 U CN 206490065U
- Authority
- CN
- China
- Prior art keywords
- substrate
- noise
- traps
- well
- antinoise
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
本实用新型公开了一种防噪声保护环，包括P衬底、N阱、P阱合P衬底接触，所述N阱和P阱分别设置在所述P衬底上，所述N阱与电源VDD相连，所述P阱通过P衬底接触接地，所述P衬底与N阱构成PN结。本实用新型的优点和有益效果在于：不仅能够同时抑制和消除衬底噪声连接到地消除；还可将寄生电容的噪声直接连接到地消除，避免寄生电容噪声穿过P衬底到达敏感模块的情况，实现了加强抑制和消除衬底噪声，并且无须增加芯片面积，降低了成本；同时还隔断了敏感模块之间的相互影响，并将寄生电容的噪声直接连接到地消除，实现了加强抑制和消除衬底噪声，避免敏感模块之间相互干扰的效果。
Description
技术领域
本实用新型涉及电子领域，特别涉及一种防噪声保护环。
背景技术
现有的芯片为了抑制衬底耦合噪声以及电容耦合噪声，通常采用物理距离隔离等方法。物理距离隔离其噪声水平随着噪声源与敏感电路的距离增大而下降，但是其付出的代价是芯片面积的增加，成本增加。单保护环隔离，其抑制衬底噪声效果不那么显著。
实用新型内容
为了解决上述问题，本实用新型提供一种防噪声保护环。本技术方案将敏感模块设置在防噪声保护环的P衬底上，P衬底接触与基板连接；通过利用P衬底接触收集P衬底产生的衬底噪声，并将衬底噪声连接到地消除；通过将N阱与电源VDD相连，并将P阱通过P衬底接触接地，使P衬底与N阱形成反偏的PN结，使得P衬底产生的噪声电压很难穿过N阱，进而抑制了P衬底产生衬底噪声；
同时，电路内部模块之间的会产生寄生电容干扰，因此，将P衬底接触通过金属层接地，将寄生电容的噪声直接连接到地消除，避免了寄生电容噪声穿过P衬底到达敏感模块的情况。
本实用新型中的一种防噪声保护环，包括P衬底、N阱、P阱和P衬底接触，所述N阱和P阱分别设置在所述P衬底上，所述N阱与电源VDD相连，所述P阱通过P衬底接触接地，所述P衬底与N阱构成反偏PN结。
上述方案中，所述P衬底接触背向所述P阱的一侧具有金属层，所述金属层覆盖所述P衬底接触。
上述方案中，所述金属层具有若干个，若干个所述金属层沿背向所述P阱的方向依次叠加覆盖。
上述方案中，所述金属层具有通孔，所述通孔具有若干个。
上述方案中，所述P衬底接触具有若干个衬底接触孔，所述衬底接触孔连通所述金属层和所述P阱。
本实用新型的优点和有益效果在于：本实用新型提供一种防噪声保护环，不仅能够同时抑制和消除衬底噪声连接到地消除；还可将寄生电容的噪声直接连接到地消除，避免寄生电容噪声穿过P衬底到达敏感模块的情况，实现了加强抑制和消除衬底噪声，并且无须增加芯片面积，降低了成本；同时还隔断了敏感模块之间的相互影响，并将寄生电容的噪声直接连接到地消除，实现了加强抑制和消除衬底噪声，避免敏感模块之间相互干扰的效果。
附图说明
为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本实用新型一种防噪声保护环的俯视结构示意图；
图2为图1中A部分的剖面结构示意图；
图3为本实用新型一种防噪声保护环在芯片中的应用的俯视结构示意图；
图4为图3中B部分的剖面结构示意图。
图中：1、P衬底 2、N阱 3、P阱 4、P衬底接触
5、金属层 6、敏感模块 7、通孔 8、衬底接触孔
具体实施方式
下面结合附图和实施例，对本实用新型的具体实施方式作进一步描述。以下实施例仅用于更加清楚地说明本实用新型的技术方案，而不能以此来限制本实用新型的保护范围。
如图1和图4所示，本实用新型是一种防噪声保护环，包括P衬底1、N阱2、P阱3和P衬底接触4，N阱2和P阱3分别设置在P衬底1上，N阱2与电源VDD相连，P阱3通过P衬底接触4接地，P衬底1与N阱2构成反偏PN结。
上述技术方案的工作原理是：
敏感模块6设置在防噪声保护环的P衬底1上，P衬底接触4与基板(图中未示出)连接；
防衬底噪声：
1、通过利用P衬底接触4收集P衬底1产生的衬底噪声，P衬底接触4上并联多层金属层5可尽量减小衬底接触的阻值，更有利于衬底噪声连接到地消除；
2、通过将N阱2与电源VDD相连，并将P阱3通过P衬底接触4接地，使P衬底1与N阱2形成反偏的PN结，使得P衬底1产生的噪声电压很难穿过N阱2，进而抑制了P衬底1产生衬底噪声；
防寄生电容噪声：
电路内部模块之间的会产生寄生电容干扰，因此，通过将P衬底接触4接地，将寄生电容的噪声直接连接到地消除，避免了寄生电容噪声穿过P衬底1到达敏感模块6的情况。
优选的，P衬底接触4背向P阱3的一侧具有金属层5，金属层5覆盖P衬底接触4。
进一步的，金属层5具有若干个，若干个金属层5沿背向所述P阱3的方向依次覆盖叠加；通过设置若干个金属层5，降低了P衬底接触4接地的阻值，有利于衬底噪声在到达敏感模块6之前被收集并连接到地消除，同时还有利于将寄生电容的噪声直接连接到地消除，进一步的避免了寄生电容噪声穿过P衬底1到达敏感模块6的情况。
优选的，金属层5具有通孔7，通孔7具有若干个；通过利用通孔7，降低金属层5的阻值。
优选的，所述P衬底接触4具有若干个衬底接触孔8，所述衬底接触孔8连通所述金属层5和所述P阱3，通过衬底接触孔8使P阱与金属层相互连接，更加有利于衬底噪声在到达敏感模块6之前被收集并连接到地消除。
进一步的，防噪声保护环在芯片中的应用如图3和图4所示，防噪声保护环在芯片中具有若干个，并分别用于保护敏感模块6，其中，图3中的两个相邻的防噪声保护环的N阱可等效合并为一个，因此图3中B部分的剖面图则如图4所示；防噪声保护环通过防衬底噪声和防寄生电容噪声的性能，避免了外界的噪声进入敏感模块6，对敏感模块6造成影响，还避免了由于敏感模块6产生的噪声对芯片中其他元件造成影响的情况；
同时，当频率较高时，多个敏感模块6之间的会有寄生电容干扰，因此连接到地的P衬底接触4上所覆盖的多层金属层5将隔断敏感模块之间的相互影响，并将寄生电容的噪声直接连接到地消除，实现了加强抑制和消除衬底噪声，避免敏感模块之间相互干扰的效果。
以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。
Claims (5)
1.一种防噪声保护环，其特征在于，包括P衬底、N阱、P阱和P衬底接触，所述N阱和P阱分别设置在所述P衬底上，所述N阱与电源VDD相连，所述P阱通过P衬底接触接地，所述P衬底与N阱构成反偏PN结。
2.根据权利要求1所述的一种防噪声保护环，其特征在于，所述P衬底接触背向所述P阱的一侧具有金属层，所述金属层覆盖所述P衬底接触。
3.根据权利要求2所述的一种防噪声保护环，其特征在于，所述金属层具有若干个，若干个所述金属层沿背向所述P阱的方向依次叠加覆盖。
4.根据权利要求2所述的一种防噪声保护环，其特征在于，所述金属层具有通孔，所述通孔具有若干个。
5.根据权利要求2所述的一种防噪声保护环，其特征在于，所述P衬底接触具有若干个衬底接触孔，所述衬底接触孔连通所述金属层和所述P阱。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201720194893.7U CN206490065U (zh) | 2017-03-01 | 2017-03-01 | 一种防噪声保护环 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201720194893.7U CN206490065U (zh) | 2017-03-01 | 2017-03-01 | 一种防噪声保护环 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN206490065U true CN206490065U (zh) | 2017-09-12 |
Family
ID=59762881
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201720194893.7U Active CN206490065U (zh) | 2017-03-01 | 2017-03-01 | 一种防噪声保护环 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN206490065U (zh) |
-
2017
- 2017-03-01 CN CN201720194893.7U patent/CN206490065U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5949098A (en) | Semiconductor integrated circuit having an improved arrangement of power supply lines to reduce noise occurring therein | |
| JP5274264B2 (ja) | 集積回路のシールリング構造 | |
| CN105575959B (zh) | 集成电路装置 | |
| US9285939B2 (en) | Touch panel | |
| CN105070699B (zh) | 一种异构集成无源射频滤波器的射频前端模拟集成芯片 | |
| WO2009041294A1 (ja) | 積層帯域通過フィルタ | |
| CN106356350B (zh) | 一种基于硅通孔互连的系统级封装的电磁耦合抑制方法 | |
| WO2009099699A3 (en) | Shielded integrated circuit pad structure | |
| CN206490065U (zh) | 一种防噪声保护环 | |
| CN107404299A (zh) | 层叠型电子部件 | |
| CN101789430B (zh) | 一种高密度低寄生的电容装置 | |
| EP0875944A1 (en) | Capacitors with silicized polysilicon shielding in digital CMOS process | |
| CN205452285U (zh) | 一种基于nt_n层的版图隔离环 | |
| CN104064547A (zh) | 集成电路的电感衬底隔离结构 | |
| CN103681627B (zh) | 射频装置封装及其制造方法 | |
| CN108307613A (zh) | 电子部件 | |
| CN209017320U (zh) | Mems麦克风 | |
| WO2016202152A1 (zh) | 芯片封装载板、芯片和电路板 | |
| CN101814494A (zh) | 一种高密度低寄生的电容装置 | |
| Mei et al. | Analysis and optimization of coupling noise in TSV array | |
| CN106056032B (zh) | 复合基板感测装置及其制造方法 | |
| CN1983598A (zh) | 半导体电容 | |
| JP2017212717A (ja) | 積層型電子部品 | |
| CN206698430U (zh) | 一种mems麦克风 | |
| JP2017212716A (ja) | 積層型電子部品 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |