CN206179522U - 一种固态存储器及电子设备 - Google Patents

Abstract

本实用新型提供的一种固态存储器及电子设备，包括：中央处理器、FPGA模块、eMMC存储模块、第一通信接口和第二通信接口，其中，所述FPGA模块，分别与所述第二通信接口、所述中央处理器和eMMC存储模块连接；所述中央处理器，还通过所述第一通信接口与上位机连接。采用eMMC存储模块对数据进行存储，由于eMMC中自带管理模块，用于坏块检测，以及坏块管理等，因此，无需在FPGA模块设置坏块检测和坏块管理的控制单元，进而提高了固态存储器的维护效率。

Description

一种固态存储器及电子设备

技术领域

本实用新型涉及数据存储领域，更具体地说，涉及一种固态存储器及电子设备。

背景技术

固态存储器是通过存储芯片内部晶体管的开关状态来存储数据的，由于固态存储器没有读写头、不需要转动，所以固态存储器拥有耗电少、抗震性强的优点。在小容量、超高速、小体积的电子设备中，固态存储器拥有非常大的优势。现有技术中的固态存储器使用NAND FLASH作为固态存储阵列，但是，NAND FLASH在使用过程中，会出现越来越多的坏块，因此，在固态存储器中需要设置非常复杂的坏块检测和坏块管理的控制单元，进而增加了固态存储器的维修复杂度。

实用新型内容

有鉴于此，本实用新型提出一种固态存储器及电子设备，欲解决现有固态存储器中需要设置非常复杂的坏块检测和坏块管理的控制单元，进而增加了固态存储器的维修复杂度的技术问题。

为了解决上述技术问题，现提出的方案如下：

一种固态存储器，包括：中央处理器、FPGA模块、eMMC存储模块、第一通信接口和第二通信接口，其中，

所述FPGA模块，分别与所述第二通信接口、所述中央处理器和所述eMMC存储模块连接；

所述中央处理器，还通过所述第一通信接口与上位机连接。

优选的，所述FPGA模块包括：第一FPGA子模块和第二FPGA子模块，其中，

所述第一FPGA子模块，通过第一总线与所述中央处理器连接，并通过第二总线与所述第二FPGA子模块连接。

优选的，所述第一总线为：PCIe总线。

优选的，所述第二总线为：localbus总线。

优选的，所述第二FPGA子模块包括N个eMMC存储控制单元，所述eMMC存储模块包括N组eMMC存储阵列，每个所述eMMC存储控制单元分别控制1组eMMC存储阵列，所述N为正整数。

优选的，每组所述eMMC存储阵列包括16片eMMC。

优选的，所述N为4。

优选的，所述中央处理器为PowerPC。

优选的，所述第二通信接口为GTH接口。

一种电子设备，包括上述任意一种固态存储器。

与现有技术相比，本实用新型的技术方案具有以下优点：

上述技术方案提供的一种固态存储器及电子设备，包括：中央处理器、FPGA模块、eMMC存储模块、第一通信接口和第二通信接口，其中，所述FPGA模块，分别与所述第二通信接口、所述中央处理器和eMMC存储模块连接；所述中央处理器，还通过所述第一通信接口与上位机连接。即采用eMMC存储模块对数据进行存储，由于eMMC中自带管理模块，用于坏块检测，以及坏块管理等，因此，无需在FPGA模块设置坏块检测和坏块管理的控制单元，进而提高了固态存储器的维护效率。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本实用新型实施例提供的一种固态存储器的结构示意图；

图2为本实用新型实施例提供的另一种固态存储器的结构示意图；

图3为本实用新型实施例提供的一种固态存储器的结构示意图。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

本实施例提供一种固态存储器，参见图1所示，包括：第一通信接口11、中央处理器12、FPGA(Field Programmable Gate Array，现场可编程门阵列)模块13、eMMC(EmbeddedMulti Media Card)存储模块14和第二通信接口15，其中，

所述FPGA模块13，分别与所述第二通信接口15、所述中央处理器12和所述eMMC存储模块14连接；

所述中央处理器12，还通过所述第一通信接口11与上位机连接。

所述中央处理器12，用于接收从所述上位机下发的工作命令，且将所述工作命令传输至所述FPGA模块13；

所述FPGA模块13，用于通过所述第二通信接口15接收待存储的数据，并根据所述工作命令控制所述eMMC存储模块14的工作状态，且进行板卡管理，所述板卡管理包括时钟配置、烧写文件的加载和GPIO(General Purpose Input Output，通用输入/输出)控制。

eMMC存储模块14包括多片eMMC，用于存储数据。

所述工作命令包括写入命令、读出命令、擦除命令或写入停止命令。

所述FPGA模块13通过所述第二通信接口15接收待存储的数据，并按照所述上位机发送的写入命令和数据写入地址，将待存储的数据写入所述数据写入地址对应的eMMC中，以及按照所述上位机发送的读取命令和数据读取地址，从所述数据读取地址对应的eMMC中读取数据，以及按照所述上位机发送的擦除命令和数据擦除地址，擦除所述数据擦除地址对应的eMMC中的数据，以及按照所述上位机发送的写入停止命令和数据写入停止地址，将与所述数据写入停止地址对应的eMMC的数据写入过程停止。

本实施例提供的固态存储器，采用eMMC存储模块14对数据进行存储，由于eMMC中自带管理模块，用于坏块检测，以及坏块管理等，因此，无需在FPGA模块设置坏块检测和坏块管理的控制单元，进而提高了固态存储器的维护效率。以及，在时钟设定为110MHz工作时钟，eMMC的工作模式设置为每秒200MB的单数据率HS200模式时，可以实现4.2GB/s的读写速率。

优选的，所述中央处理器为PowerPC(Performance Optimization With Enhanced RISC–Performance Computing，一种精简指令集架构的中央处理器)。PowerPC具有优异的性能、较低的能量损耗以及较低的散热量。

本实施例还提供另一种固态存储器，请参阅图2，示出了其结构，包括：第一通信接口11、中央处理器12、FPGA模块13、eMMC存储模块14和第二通信接口15，其中，FPGA模块13包括第一FPGA子模块131和第二FPGA子模块132。

所述第一FPGA子模块131，通过第一总线与所述中央处理器12连接，并通过第二总线与所述第二FPGA子模块132连接。具体的，第一总线为PCIe总线，相比PCI总线，传输速度快且连接线少；第二总线为localbus总线，实现PowerPC对第二FPGA子模块132的直接控制。

所述第一FPGA子模块131，用于与所述中央处理器12通信，并将所述工作命令传输至所述第二FPGA子模块132，且进行所述板卡管理；

所述第二FPGA子模块132，用于通过所述第二通信接口接收待存储的数据，并根据所述工作命令控制所述eMMC存储模块14的工作状态。

通过将FPGA模块13分为两部分进行不同的功能管理，提高了工作效率，且提高了与eMMC存储模块14连接设置的灵活性。

本实施例还提供另一种固态存储器，请参阅图3，示出了其结构，包括：第一通信接口11、中央处理器12、FPGA模块13、eMMC存储模块14和第二通信接口15，其中，FPGA模块13包括第一FPGA子模块131和第二FPGA子模块132。所述第二FPGA子模块132包括N个eMMC存储控制单元，所述eMMC存储模块14包括N组eMMC存储阵列，每个所述eMMC存储控制单元分别控制1组eMMC存储阵列，所述N为正整数。

在图3中，N组eMMC存储阵列分别表示为eMMC存储阵列1、eMMC存储阵列2、……、eMMC存储阵列N。N个eMMC存储控制单元分别表示为eMMC存储控制单元1、eMMC存储控制单元2、……、eMMC存储控制单元N。

优选的，每组所述eMMC存储阵列包括16片eMMC。每16片eMMC组成1组eMMC存储阵列，由第二FPGA子模块132的一个eMMC存储控制单元控制。具体的，第二FPGA子模块132设置4个eMMC存储控制单元，分别控制4组eMMC存储阵列。如果eMMC存储控制单元和每片eMMC一一对应，则FPGA资源消耗过大；如果第二FPGA子模块132只用eMMC存储控制单元对所有eMMC进行控制，则内部布线跨度过大，在eMMC工作时钟超过50MHz后，难以实现对所有eMMC的并行控制。实验验证，较好的对应关系为每16片eMMC组成1组eMMC存储阵列，由第二FPGA子模块132的一个eMMC存储控制单元控制。

现对本实施例提供的固态存储器的工作原理进行说明，具体如下：

步骤S11：给固态存储器供电后，第二FPGA子模块对eMMC存储模块进行初始化，并将eMMC存储模块的工作模式设置为每秒200MB的单数据率HS200模式，eMMC的工作时钟设定为110MHz。

步骤S12：上位机通过第一通信接口(以太网接口)与PowerPC连接，将工作命令发送给PowerPC，PowerPC通过PCIe总线连接第一FPGA子模块，进而将相应的工作命令发送给第二FPGA子模块，实现PowerPC间接控制第二FPGA子模块的目的。

步骤S13，第二FPGA子模块在接收到相应的工作命令后，同时对每组eMMC存储阵列发送相应的工作命令。

当工作命令为写入命令时，第二FPGA子模块在同时给每组eMMC存储阵列发送完写入指令后，并行判断每片eMMC的可写状态，在所有eMMC都进入写入状态后，第二FPGA子模块通过第二通信接口(GTH接口)等待数据的输入，当有数据输入时，同时将数据分发给所有的eMMC存储阵列，同时并行产生每片eMMC需要的CRC(Cyclic Redundancy Check，循环冗馀校验)校验数据，附在数据后。实现以4.2GB/s的写入速度进行存储。

当工作命令为擦除命令时，第二FPGA子模块同时给所有的eMMC发送擦除指令，并行等待所有的eMMC反馈回擦除结束标志后，通知上位机擦除完毕。

当工作命令为读取命令时，第二FPGA子模块同时给所有的eMMC发送读取指令，然后将eMMC输出的数据分别使用FIFO方法进行缓存，在所有的eMMC都有数据输出的情况下，并行将eMMC数据读出，实现数据的读取对齐，数据可以通过第一通信接口转发上位机，也可以通过第二通信接口直接发送出去。实现4.2GB/s的读取速度。

当工作命令为写入停止命令时，第二FPGA子模块同时给所有的eMMC发送写入停止指令，然后停止记录，并将当前的记录状态发送给PowerPC进行管理，PowerPC记录当前的eMMC存储模块的使用情况。

本实施例还提供一种电子设备，包括上述实施例提供的任意一种固态存储器。

在文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的设备中还存在另外的相同要素。

本实用新型中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本实用新型。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本实用新型的精神或范围的情况下，在其它实施例中实现。因此，本实用新型将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种固态存储器，其特征在于，包括：中央处理器、FPGA模块、eMMC存储模块、第一通信接口和第二通信接口，其中，

所述FPGA模块，分别与所述第二通信接口、所述中央处理器和所述eMMC存储模块连接；

所述中央处理器，还通过所述第一通信接口与上位机连接。

2.根据权利要求1所述的固态存储器，其特征在于，所述FPGA模块包括：第一FPGA子模块和第二FPGA子模块，其中，

所述第一FPGA子模块，通过第一总线与所述中央处理器连接，并通过第二总线与所述第二FPGA子模块连接。

3.根据权利要求2所述的固态存储器，其特征在于，所述第一总线为：PCIe总线。

4.根据权利要求2所述的固态存储器，其特征在于，所述第二总线为：localbus总线。

5.根据权利要求2所述的固态存储器，其特征在于，所述第二FPGA子模块包括N个eMMC存储控制单元，所述eMMC存储模块包括N组eMMC存储阵列，每个所述eMMC存储控制单元分别控制1组eMMC存储阵列，所述N为正整数。

6.根据权利要求5所述的固态存储器，其特征在于，每组所述eMMC存储阵列包括16片eMMC。

7.根据权利要求6所述的固态存储器，其特征在于，所述N为4。

8.根据权利要求1所述的固态存储器，其特征在于，所述中央处理器为PowerPC。

9.根据权利要求1所述的固态存储器，其特征在于，所述第二通信接口为GTH接口。

10.一种电子设备，其特征在于，包括如权利要求1～9任意一项所述的固态存储器。